专利名称：放大器与相关的接收器的制作方法
技术领域：
本发明是关于一种放大器与相关的接收器，且特别是关于一种以电流模式接口实现射频无线接收前端(front-end)的放大器与相关的接收器。
背景技术：
在现代信息社会，无线网络与系统，诸如无线通信、广播与卫星定位系统，已被广泛运用。接收器是实现无线系统时不可或缺的一环，用以接收与处理无线信号。接收器包括射频前端的电路，作为网络物理层的一部分。射频前端将无线信号接收为电子(如电流及/或电压)的模拟射频信号，将射频信号放大，并将放大的射频信号下变频(down-convert)为中频(IF, interme diate frequency)及/或基频信号以待后续处理,例如低通滤波、模拟至数字转换、译码、解混码(de-scrambI ing)、解调制及/或逆星座图映射(inverse constellation mapping)等等。如此,携载于无线信号中的信息、数据与指令就可被恢复。
发明内容
本发明的一实施例提供一放大器，接收一输入信号并据以提供一输出信号；放大器包括一增益级、一主分支电路、一辅分支电路与一反馈电路。增益级包括一输入端与一分支端，输入端耦接输入信号。主分支电路包含一第一端与一电流模式的输出端，第一端耦接分支端，而该主分支电路用以于该输出端输出该输出信号。辅分支电路包括一第二端与一反馈端，第二端耦接分支端。反馈电路耦接于反馈端与输入端之间。一实施例中，输出端的电压摆幅远小于反馈端的电压摆幅，以输入端至输出端间的较低电压增益实现一高线性的电流模式接口。另一方面，辅分支电路在输入端至反馈端间提供一相对较高的电压增益，以利用反馈电路实现输入端的阻抗匹配。一实施例中，为在放大器与次级电路(如下变频用的混波器)间实现一电流模式接口，主分支电路于输出端提供一输出阻抗，并传导一电流至次级电路的一负载阻抗，其中，输出阻抗大于负载阻抗。本发明放大器具备一噪声抵消功能。辅分支电路会依据流向分支端的一第一电流变动而在输入端提供一电压变动，增益级则会依据电压变动而向分支端驱动一第二电流变动；其中，第二电流变动与第一电流变动异相(out-of-phase)。—实施例中，放大器更包括一桥接电路，耦接于输出端与反馈端之间，用以将反馈端的交流信号阻挡于输出端之外，并将反馈端的一直流偏压耦接至输出端。桥接电路于反馈端与输出端间提供一第一阻值，反馈电路在输入端与反馈端间提供一第二阻值，且第一阻值大于第二阻值。如此，反馈端的高电压摆幅会被大幅衰减为输出端的较低电压摆幅，以使主分支电路的线性度几乎不会劣化。一实施例中，增益级包括一第一晶体管，具有一第一栅极、一第一漏极与一第一源极，分别耦接该输入端、该分支端与一供应电压。辅分支电路包括一第二晶体管，具有一第二栅极、一第二漏极与一第二源极，分别耦接一第二偏压电压、该反馈端与该第二端。主分支电路包括一第三晶体管，具有一第三栅极、一第三漏极与一第三源极，分别稱接一第一偏压电压、该输出端与该分支端。一实施例中，第三晶体管的宽长比(如沟道宽度与沟道长度的比例)大于第二晶体管的宽长比。一实施例中，第一偏压电压与第二偏压电压关联于一温度相依的电流，例如一正比于绝对温度(PTAT, proportional to absolute temperature)的电流,其电流值与绝对温度成比例。一实施例中，放大器亦包括第一默认数目个调节分支电路。各调节分支电路具有一第三端与一电流模式的调节输出端。各调节分支电路的第三端共同耦接至该分支端，且各调节分支电路可选择性地被致能，以依据输入信号而于对应调节输出端提供一调节输出信号。一实施例中，放大器亦包括第二预设数目个调节桥接电路，各调节桥接电路耦接于两对应调节分支电路的两调节输出端之间。一实施例中，反馈电路于该反馈端与该输入端间 提供一阻值，且该阻值应根据被致能的调节分支电路的个数而变化。本发明的另一实施例提供一接收器，包括一放大器、一混波器与一次级放大器。放大器用以于一输入端接收一输入信号，并据以提供一输出信号。放大器包括一主分支电路与一辅分支电路。主分支电路具有一电流模式的输出端，并于该输出端输出该输出信号。辅分支电路耦接于该输入端，以于该输入端达成阻抗匹配；其中，主分支电路与辅分支电路更共同耦接至一分支端。混波器耦接放大器，用以将输出信号与一载波信号混合，以提供一混合信号。次级放大器经由一电流模式接口耦接至混波器，用以依据混合信号提供一对应的内部信号。一实施例中，放大器更包括一增益级与一反馈电路。增益级包括一第一晶体管，具有一第一栅极、一第一漏极与一第一源极，分别稱接该输入端、该分支端与一供应电压。反馈电路耦接于辅分支电路与该输入端之间。一实施例中，主分支电路与辅分支电路分别依据一第一偏压电压与一第二偏压电压而运作，接收器更包括一偏压电路，用以依据一温度相依的电流提供第一偏压电压与第二偏压电压。一实施例中，放大器更包括第一默认数目个调节分支电路。各调节分支电路具有一第三端与一电流模式的调节输出端，第三端耦接该分支端，且各调节分支电路可被选则性地致能，以依据输入信号而于对应的调节输出端提供一调节输出信号。混波器用以将调节分支电路其中之一的调节输出信号与载波信号混合，以提供混合信号。一实施例中，放大器更包括第二预设数目个调节桥接电路，各调节桥接电路耦接于两对应调节分支电路的两调节输出端之间。一实施例中，反馈电路可于该反馈端与该输入端间提供一阻值，且该阻值应根据被致能调节分支电路的个数而变化。一实施例中，接收器包括复数个放大器。诸放大器的输入端共同耦接为一，诸放大器的输出端亦共同稱接为一；各放大器可被选择性地致能与失能。一实施例中，各放大器的反馈电路用以于对应反馈端与输入端间提供一阻值，且该阻值应根据被致能放大器的个数而变化。一实施例中，次级放大器包括一可变电阻，耦接于电流模式接口的节点与提供内部信号的节点之间，用以调整输入信号至内部信号间的增益。上述放大器以及接收器采用了电流模式接口，以实现一电流模式的高线性度的射频链路。
图I示意的是依据本发明一实施例的接收器与相关的外围电路。图2示意的是图I中放大器的功能方块实施例。图3示意的是图I中放大器的电路架构实施例。图4示意的图3中放大器达成噪声抵消的实施例。图5示意的是图2中偏压电路的电路架构实施例。 图6示意的是依据本发明一实施例的接收器。图7示意的是依据本发明一实施例的放大器。图8示意的是图7中调节分支电路的电路架构实施例。图9示意的是依据本发明一实施例的接收器。图10示意的是图9中放大器的电路架构实施例。
具体实施例方式请参考图1，其所示意的是依据本发明一实施例的接收器10与其他共同运作的外围电路。接收器10包括一放大器20、两混波器141与14Q以及两次级放大器161与16Q，以实现一射频前端。一实施例中，接收器10整合于一芯片中，而芯片外用于接收的其他外围电路，例如用以接收无线信号的天线、用以传输(relay)接收信号的传输线、外部电感、夕卜部表面波(SAW, Surface Acoustic Wave)组件及/或外部放大器等等,贝U可以一电阻Rext、一电感Lext与一电容Cext代表。电阻Rext、电感Lext与电容Cext经由一保护电路12(例如静电放电(Electro-Static Discharge,ESD)保护电路,包括两二极管Dl与D2)而率禹接节点A。节点A的信号会被馈入接收器10，作为一输入信号Si ;而由节点A向外的阻抗可用一电阻Rs代表。在接收器10中，放大器20的作用是一低噪声放大器(LNA，Low-NoiseAmplifier)，于节点A接收输入信号Si，并据以在节点C提供一输出信号Sop。为在放大器20与混波器141及14Q之间支持一电流模式接口，放大器20于节点C提供一电流模式的输出端。混波器141与14Q于节点C耦接放大器20，将输出信号Sop分别与两载波信号ScI与ScQ进行混合，以提供两混合信号SmI与SmQ。一实施例中，载波信号ScI与ScQ的频率相同，两者间有90度的相位差，以将输出信号Sop下变频为中频或基频的混合信号SmI与SmQ0对应混合信号SmI与SmQ的频带，次级放大器161与16Q为中频或基频的放大器。次级放大器161包括一放大器核心401、两电阻Rtz与两电容Ctz。放大器核心401于节点nil与nI3设有一输入口，于节点nI2与nI4设有一输出口。两对电阻Rtz/电容Ctz的其中一对耦接于节点nil与nI2之间，另一对耦接于节点nI3与nI4之间。类似地，次级放大器16Q包括一放大器核心40Q、两电阻Rtz与两电容Ctz。放大器核心40Q于节点nQl与nQ3设有一输入口，于节点nQ2与nQ4设有一输出口。两对电阻Rtz/电容Ctz的其中一对耦接于节点nQl与nQ2之间，另一对耦接于节点nQ3与nQ4之间。次级放大器161与16Q分别经由节点nIl、nI3、nQl与nQ3的电流模式接口耦接至混波器141与14Q，用以放大混合信号SmI与SmQ，据以由放大器核心401与40Q的两输出端口提供两内部信号SoI与SoQ。对内部信号SoI与SoQ进行后续处理，就能恢复信号Si中携载的信息。由于放大器20与混波器14I/14Q间采用了电流模式接口，混波器14I/14Q与次级放大器16I/16Q也采用了电流模式接口，接收器10实现了一电流模式的射频链路(RFchain)。一般而言，当某一第一电路经由一电流模式接口耦接另一第二电路，第一电路可视为一高输出阻抗的电流源，第二电路则有一相对较低的输入阻抗，并联于第一电路的输出阻抗，以使第二电路能由第一电路汲取大部分的电流。举例而言，为支持放大器20与混波器14I/14Q间的电流模式接口，放大器20会在节点C提供一较大的输出阻抗Rop，并且传导信号Sop的电流于混波器141与14Q的较低负载阻抗Rmixer。作为射频链路的起点，放大器20要在节点A建立输入匹配，以匹配电阻Rs，还要 在节点C支持电流模式接口。请参考图2，其所示意的即是放大器20于本发明一实施例中的功能方块图，以及相关的支持外围电路。放大器20包括一增益级22、一主分支电路24、一辅分支电路26与一反馈电路30。主分支电路24用以支持电流模式接口，以将输出信号Sop输出；辅分支电路26则与反馈电路30协同达成输入匹配，以接收输入信号Si。主分支电路24与辅分支电路26在一分支端的节点nO共同耦接于增益级22 ;其中，增益级22用以提供一增益(如一跨导增益(trans-conductance gain)),以响应输入信号Si而在节点nO驱动一电流；对应地，主分支电路24便能传导信号Sop的电流。一偏压电路32耦接于主分支电路24与辅分支电路26，以提供必要的偏压。若放大器20 (与接收器10)的设计支持可变的增益，可将一选择性设置的增益控制器38包括为外围电路之一，用以控制输入信号Si至输出信号Sop间的增益。请参考图3，其所示意的是依据本发明一实施例的电路架构，用以实现图2的放大器20。图3中的放大器20运作于两供应电压Vdd LNA与G (如地端)之间，接收输入信号Si并据以提供输出信号Sop。放大器20包括增益级22a与22b、一主分支电路24、一辅分支电路26、一桥接电路28与一反馈电路30。节点A为增益级22a与22b的共享输入端，增益级22a与22b的两节点nl与nip则分别为两分支端。主分支电路24耦接于节点nl与nlp，用以在节点C的电流模式输出端将输出信号Sop输出。辅分支电路26亦耦接于节点nl与nip之间，另有一节点B为一反馈端。反馈电路30耦接于节点A与B之间。桥接电路28则耦接于节点C与B之间。如图3实施例所示,节点A是经由两交流I禹合(AC coupling)的电容Ca与Cb而分别稱接至节点n2与n3。增益级22a包括一晶体管Ml,其栅极(gate)、漏极(drain)与源极(source)分别耦接节点n2、nl与供应电压G ;—偏压电压VBN，例如一直流偏压电压，亦经由一电阻Rdc而耦接至节点n2，以建立节点n2的直流偏压。增益级22b包括一晶体管Mlp，其栅极、漏极与源极分别耦接节点n3、节点nip与供应电压Vdd LNA。晶体管Ml可以是一η沟道金氧半场效晶体管(Metal-Oxide-Semiconductor Field Effect Transistor),晶体管Mlp则可以是一互补的P沟道金氧半场效晶体管。辅分支电路26包括一晶体管M2 (例如一 η沟道金氧半场效晶体管)与一晶体管Μ2ρ (例如一互补的P沟道金氧半场效晶体管)。晶体管M2具有一栅极、一漏极与一源极，分别耦接一偏压电压VBM2、节点B与节点nl ;晶体管M2p亦具有一栅极、一漏极与一源极，分别耦接于一偏压电压VBM2p、节点B与节点nip。主分支电路24包括一晶体管M3 (例如一 η沟道金氧半场效晶体管)与一互补晶体管Μ3ρ (例如一 P沟道金氧半场效晶体管)。晶体管M3具有一栅极、一漏极与一源极，分别耦接一偏压电压VBM3、节点C与节点nl ;晶体管M3p的栅极、漏极与源极则分别耦接一偏压电压VBM3p、节点C与节点nip。晶体管M2p与M3p的宽长比相比较，两者的比例可表示为(I =Np);晶体管M2与M3的宽长比相比较，两者的比例则可表示为(I :Nn)。其中，数值Np与Nn可以相同或不同；一实施例中，两者皆大于
I。在数值Np与Nn皆大于I的情形下，由晶体管Ml与Mlp所传导的电流大部分会流经晶体管M3与M3p的源极-漏极沟道，只有一小部份会流经晶体管M2与M2p的源极-漏极沟道。桥接电路28在节点B与C之间以一电阻Rb提供一第一阻值，反馈电路30则在节点n3与B之间以一电阻Rf提供一第二阻值。
利用晶体管Mlp、M3p、M3与M1，放大器20使用一推挽式串接拓朴(push-pullcascode topology)以将输入信号Si放大为输出信号Sop。经由交流I禹合的电容Ca与Cb,输入信号Si的电压由节点A传输至增益级22a与22b的节点n2与n3，使晶体管Ml与Mlp可响应输入信号Si而分别在节点nl与nip驱动对应的电流。晶体管M3与M3p响应节点nl与nip的电流而在节点C导通对应的电流，使输出信号Sop的电流可由节点C输出。经由适当的电路设计，晶体管Mlp、M3p、M3与Ml的拓朴可在输入信号Si至输出信号Sop间提供较低的电压增益(例如近于O的电压增益)，以在节点C获得具有高(电流)线性度的电流模式接口。在图3所示的放大器20中，由输入信号Si的电压至输出信号Sop的电流间的总跨导(trans-conductance)增益 Gm 可用 2*gm3* (gmlp+gml) / (gm2+2*gm3)近似，其中，数值gmlp、gml、gm2与gm3分别为晶体管Mlp、Ml、M2与M3的(小信号)跨导。相对于晶体管Mlp、M3p、M3与Ml的电路拓朴用以在节点C支持电流模式接口，由晶体管Mlp、M2p、M2与Ml形成的另一拓朴则用以在节点A达成输入匹配，使节点A的阻抗Rin与电阻Rs匹配。晶体管Mlp、M2p、M2与Ml的拓朴设计可在节点A至节点B间提供一相对较大的电压增益，使节点A的阻抗Rin可由电阻Rf主导，而输入匹配也就能由电阻Rf控制。亦即，节点C的电压摆幅会远小于节点B的电压摆幅，使主分支电路24与辅分支电路26可分别满足「提供高线性度输出跨导」与「提供高电压增益以达成输入匹配」这两种相互冲突的需求。在图3的放大器20中，阻抗Rin可用Rf/((gm2p+gm2)*ro)近似,其中，数值gm2p为晶体管M2p的(小信号)跨导，数值ro为节点B的等效输出阻值。桥接电路28的电阻Rb用以将节点B的交流信号阻挡于节点C之外，并将节点B的直流偏压耦合至节点C。由于节点B的电压摆幅Vb_swing反映到节点C的电压摆幅为Vb_swing*Rmixer/ (Rmixer+Rb),电阻Rb的阻值可以设定成远大于负载阻抗Rmixer。藉此,节点B上因于高电压增益的高电压摆幅就形同被隔离在节点C之外，不会影响节点C的电压摆幅，但节点B的直流偏压仍能用来辅助节点C的直流偏压。一实施例中，电阻Rb的阻值更进一步被设计成远大于电阻Rf。一实施例中，桥接电路28可被省略，使节点B与C之间开路绝缘。电阻Rf的高阻值亦有助于降低射频链路的噪声。由于晶体管Mlp、M3p、M3与Ml形成的拓朴与晶体管Mlp、M2p、M2与Ml形成的拓朴共享晶体管Mlp与Ml，放大器20具有电流复用(reuse)的优点。再者，共享的晶体管Mlp与Ml更可实现一内嵌的噪声抵消效果，请参考图4，其所示意的即是放大器20的噪声抵消机制。如图4所示，晶体管M I导致的噪声可用一噪声电流源代表，其会提供一电流变动Ins注入至节点nl，电流变动Ins的一部分会形成电流变动InA，流向晶体管M2。电流变动InA的一部分会流经电阻Rf，于节点A导致一电压变动VnF。等效而言，协同反馈电路30，辅分支电路26会响应节点nl的电流变动Ins而于节点A提供电压变动VnF ;连带地，增益级22a会响应电压变动VnF而向节点nl驱动一电流变动InB，其中，电流变动InB与Ins会互成异相(反相)。举例而言,若注入至节点nl的电流变动Ins具有正幅度 而使流向节点nl的电流增加，节点B的电压变动会以正幅度上升，使电压变动VnF也以正幅度上升。随着电压变动VnF f禹接至晶体管Ml的栅极，晶体管Ml会由节点nl汲取更多电流；对流向节点nl的电流而言，其电流增加的趋势就会被抵消。亦即，升高的电压变动VnF会使流出节点nl的电流变动以正幅度增加，等效上就是使流向节点nl的电流变动InB具有一负幅度，使电流变动Ins于节点nl造成的电流升高趋势得以被减抑。既然节点nl的噪声电流变动可被抑制,代表晶体管M3所传导的信号电流不会对晶体管Ml的噪声过于敏感。请参考图5，其所示意的是偏压电路32于本发明一实施例下的电路架构。偏压电路32用以为图3中的放大器20提供偏压电压VBN、VBM2、VBM3、VBM2p与VBM3p。偏压电路32运作于供应电压Vdd LNA与G之间，并包括晶体管(例如η沟道金氧半场效晶体管)Tla、Tib、Tic、T2a、T2b与T2c，晶体管(例如p沟道金氧半场效晶体管)T3a与T3b，以及两电流源34与36。在偏压电路32中，晶体管Tla、T2a、T2b与T2c的栅极与晶体管T2a的漏极共同耦接于一节点na，晶体管Tlb与Tlc的栅极与晶体管T2b的漏极耦接于一节点nb，而晶体管T3a与T3b的栅极则与晶体管T2c与T3b的漏极共同耦接于一节点nc。晶体管T3a的源极与漏极分别耦接供应电压Vdd LNA与一节点nd，晶体管T3b的源极亦耦接节点nd。晶体管Tla的漏极与源极分别耦接一节点nel与供应电压G，晶体管T2a的源极亦耦接节点nel。晶体管Tlb的漏极与源极分别耦接一节点ne2与供应电压G，晶体管T2b的源极则耦接节点ne2。晶体管Tlc的漏极与源极分别耦接一节点ne3与供应电压G，晶体管T2c的源极则耦接节点ne3。电流源34稱接于供应电压Vdd LNA与节点na之间,提供一电流Ia至节点na。电流源36则稱接于供应电压Vdd LNA与节点nb之间，提供一电流Ib至节点nb。一实施例中，偏压电压VBM2与VBM3与节点na提供的电压VBNCAS相同，偏压电压VBM2p与VBM3p则等于节点nc提供的电压VBPCAS。偏压电压VBN由节点nb提供。由于图3放大器20的阻抗Rin可用Rf/((gm2p+gm2)*ro)近似,节点A的输入匹配是强健(robust)的，可抵抗制程变异，如极端的制程变异发生时的制程导角。举例而言，在最大导角(FF corner),跨导gm2 (与gm2p)会变大,但电阻ro的阻值会降低。在最小导角(SS corner),跨导gm2 (与gm2p)会变小,但电阻ro的阻值则会增加。因此，相对于制程变异的程度，乘积(gm2p+gm2) *ro的变异会比较小，并且放大器20的输入匹配变得强健。针对温度变异，电流Ia与Ib可以是正比于绝对温度(PTAT)的电流，以补偿跨导gm2 (与gm2p)，使其得以抵抗温度变异。举例而言，当温度升高时，晶体管的载波移动率(carrier mobility)会降低,并且跨导也降低。然而,若电流Ia与Ib随温度增加,偏压电压VBM2与VBM3也会升高，为跨导提供一增加的趋势；如此，相对于温度变异，跨导就能维持一定。电流Ia与Ib可由一带隙电路(bandgap circuit,未绘示)镜像而得；带隙电路可通过产生一正比于绝对温度(PTAT)的电压跨于一电阻，以提供一正比于绝对温度的电流。请参考图6，其所示意的是依据本发明一实施例的接收器10a。接收器IOa的架构类似于图I所示的接收器10，但接收器IOa可在输入信号Si至内部信号SoI与SoQ之间提供一可调整的增益。类似于图I中的接收器10，图6中的接收器IOa包括有一放大器20、两混波器141与14Q，以及两次级放大器161与16Q。为了实现可调的增益，次级放大器161中采用了可变电阻Rtz ;因此，输入信号Si至内部信号SoI间的增益可藉由电阻Rtz的阻值改变而调整。类似地，次级放大器16Q中，在节点nQl与nQ2之间、节点nQ3与nQ4之间亦使用了可变电阻Rtz，以藉由电阻Rtz的改变来设定输入信号Si至内部信号SoQ间的增益。电阻Rtz的阻值可由增益控制器38 (图2)加以控制。请参考图7与图8。图7示意的是依据本发明一实施例的放大器20a，其可于输入信号Si与输出信号Sop间提供可调整的增益。放大器20a可于图I实施例中取代放大器
20。类似于图3所示的放大器20，放大器20a包括增益级22a与22b、主分支电路24、辅分 支电路26与桥接电路28。增益级22a与22b于节点A耦接输入信号Si，主分支电路24于节点nl与nip分别耦接增益级22a与22b，辅分支电路26亦分别于节点nl与nip耦接增益级22a与22b。反馈电路30耦接于节点A与辅分支电路26的节点B之间。除了增益级22a与22b、主分支电路24、辅分支电路26与桥接电路28，放大器20a更包括有K个调节分支电路(tuning branches) TB [I]至TB[K],以及相同数目个对应的调节桥接电路U[l]至U[K]。数目K可以大于或等于I。调节分支电路TB[1]至TB[K]的电路架构相同，第k个调节分支电路TB[k](对k=l至K)的本发明一实施例示于图8。如图8所示，第k个调节分支电路TB[k]包括两个互补晶体管Mp [k](例如P沟道金氧半场效晶体管)与Mn [k](例如η沟道金氧半场效晶体管)，以及四个开关sa[k]、sb[k]、sc[k]与sd[k]。晶体管Mn[k]的漏极、源极与栅极分别耦接一节点C[k]、节点nl (分支端)与一节点nv[k]。晶体管Mp[k]的漏极、源极与栅极则分别耦接节点C[k]、节点nip与一节点nu[k]。节点C[k]可视为调节分支电路TB[k]的调节输出端。—实施例中，对k = 2至K,调节桥接电路U[k]以一电阻Rb[k]而在节点C[k_l]与C[k]间提供一阻值，而调节桥接电路U[l]则在节点C与C[l](图7)间以一电阻Rb[l]提供一阻值。一实施例中，各晶体管Mp[l]至Mp[K]为晶体管M3p的复制(duplicate)，以及/或者，各晶体管Mn[l]至Mn[K]为晶体管M3的复制。在调节分支电路TB[k]中，开关sa[k]稱接于供应电压Vdd LNA与节点nu[k]之间，用以依据一失能(disable)信号Sgb[k]而选择性地将供应电压Vdd LNA导通至节点nu[k]。开关sb[k]亦稱接节点nu[k],以在一致能(enable)信号Sg[k]的控制下选择性地将一偏压电压VBp[k]导通至节点nu[k];其中，致能信号Sg[k]与失能信号Sgb[k]互为反相。类似地，开关sc [k]与sd[k]分别依据致能信号Sg[k]与失能信号Sgb [k]而选择性地将节点nv[k]导通至一偏压电压VBn[k]与供应电压G。一实施例中，偏压电压VBn[k]与VBp [k]分别等于偏压电压VBM3与VBM3p，对k = I至K。如图8所示，对k = 2至K，调节桥接电路U[k]耦接于节点C[k_l]与C[k]之间，而调节分支电路TB[k-l]的调节输出信号Sop [k-1]即可经由调节桥接电路U[k]传输而成为调节分支电路TB[k]的调节输出信号Sop[k]。对k= 1，第一个调节桥接电路U[l]耦接于节点C与C[l](图7)之间；对k = K，节点C[K]的调节输出信号Sop[K]即被输出为输出信号Sop。亦即，混波器141与14Q (图I)用以将调节分支电路TB[K]的调节输出信号Sop [K]分别与载波信号ScI与ScQ混合，以提供混合信号SmI与SmQ。经由致能信号Sg[k]与失能信号Sgb[k]的控制,对应的调节分支电路TB[k]可被选择性地致能，以响应输入信号Si而在节点C[k]提供调节输出信号Sop[k]。亦即，当致能信号Sg[k]使开关sb[k]与sc[k]导通，开关sa[k]与sd[k]会失能而停止导通，故节点nu[k]与nv[k]会分别被引导至适当的偏压电压VBp [k]与VBn [k],而调节分支电路TB [k]就会被致能而提供调节输出信号Sop[k]。当调节分支电路TB[k]被致能时，互补的晶体管Mp [k]与Mn[k]会响应输入信号Si而向节点C[k]供应电流，而此电流最终会贡献至末端节点C[K]的输出信号Sop，使输入信号Si至输出信号Sop间的总跨导被增强。另一方面，当失能信号Sgb [k]使开关sa[k]与sd[k]导通，开关sb[k]与sc[k]会停止导通，两晶体管Mp[k]与Mn[k]皆关闭，使调节分支电路TB[k]失能，而晶体管Mp[k] 与Mn[k]也就不会响应输入信号Si而贡献电流至节点C[k]。致能信号Sg[l]至Sg[K]，以及失能信号Sgb[l]至Sgb[K]，皆可由增益控制器38a (图7)提供。为调节输入信号Si至输出信号Sop间的增益，可改变被致能的调节分支电路的数目。要提供最高的增益，可以致能所有的调节分支电路。若要使增益较低，可使某些调节分支电路失能；越多调节分支电路被失能，增益就越低。当调节分支电路TB[1]至TB[K]被选择性地致能，为维持节点A的输入匹配，可在反馈电路30中安排一可变电阻Rf以提供一可变阻值。当致能的调节分支电路的数目改变时，增益控制器38a相应的调整电阻Rf的阻值，使节点A的输入匹配不受影响。举例而言，当有较多的调节分支电路被致能时，电阻Rf的阻值可随之调高。请参考图9与图10 ;图9示意的是依据本发明一实施例的接收器10b。接收器IOb与一增益控制器38b协同运作，并包括K个放大器LNA[1]至LNA[K]、混波器141与14Q，以及次级放大器161与16Q。其中，数目K可以大于I。放大器LNA[I]至LNA[K]的输入端共同耦接至节点A，而放大器LNA[1]至LNA[K]的输出端则共同耦接至节点C。放大器LNA[1]至LNA[K]的其中每一个皆能被选择性地致能与失能；被致能的放大器可以响应输入信号Si而提供电流至节点C的信号Sop，因此，改变被致能放大器LNA[k]的个数，就能调整输入信号Si的电压至输出信号Sop的电流间的总跨导。增益控制器38b即是用以为放大器LNA[1]至LNA [K]分别提供致能信号Sg[l]至Sg [K]。类似于图I实施例，图9实施例中，混波器141与14Q耦接于节点C，也就是各放大器LNA[k]与混波器14I/14Q之间的电流模式接口。次级放大器161与16Q则经由节点nIl、nI3、nQl与nQ3的电流模式接口而分别耦接混波器141与14Q，将混合信号SmI与SmQ放大，以于放大器核心401与40Q的输出端口提供内部信号SoI与SoQ。如此，内部信号SoI与SoQ就可被进一步处理以恢复输入信号Si中携载的信息。一实施例中，放大器LNA[I]至LNA[K]中的每一个皆具有相同的电路架构，第k个放大器LNA[k]的实施例即示于图10。类似于图3中的放大器20，图10中的放大器LNA[k]包括两个电容Ca[k]与Cb [k]、两增益级B22 [k] a与B22 [k]b、一主分支电路B24 [k]、一辅分支电路B26[k]、一桥接电路B28[k]与一反馈电路B30[k]，分别类似于图3中的电容Ca与Cb、增益级22a与22b、主分支电路24、辅分支电路26、桥接电路28与反馈电路30。增益级B22[k]a与B22[k]b分别经由电容Ca[k]与Cb[k]而于节点n2[k]与n3[k]接收节点A (共享输入端)的输入信号Si。主分支电路B24[k]耦接于节点nl[k]p与nl[k]之间，并包括一对互补晶体管M3[k]与M3[k]p。桥接电路B28[k]耦接于节点C (共享输出端)与放大器LNA[k]的内部节点B[k]之间，以一电阻Rb提供阻值。辅分支电路26[k]耦接于节点nl[k]与nl[k]P之间，包括一对互补晶体管M2 [k]与M2[k]p。反馈电路B30[k]则稱接于节点B[k]与A之间，以一可变电阻Rf [k]提供一可变的阻值。再者，放大器LNA[k]更包括有两个开关se[k]与sf [k],以及一电阻Rdc。开关se[k]耦接于节点nf[k]与偏压电压VBN之间，受控于致能信号Sg[k];开关sf[k]则耦接于节点nf[k]与供应电压G之间，受控于失能信号Sgb[k]，其是与致能信号Sg[k]互补。对两个不同的放大器LNA[kl]与LNA[k2] (kl与k2不相等)，节点n2 [kl]与n2[k2]是相互绝缘的，节点n3[kl]与n3[k2]是相互绝缘的，节点nl [kl]与nl[k2]是相互绝缘的，而节点nl [kl]p与节点nl [k2]p、节点B[kl]与B[k2]、节点nf [kl]与nf[k2]也都相互绝缘。 欲致能放大器LNA[k]，开关se[k]会在致能信号Sg[k]的控制下致能，将节点nf[k]导通至偏压电压VBN，开关sf[k]则不导通，在节点nf[k]与供应电压G之间开路。如此，在功能与操作上与图3的放大器20相似，放大器LNA[k]就可获得适当的偏压，以响应输入信号Si而贡献电流至节点C的输出信号Sop。另一方面，当放大器LNA[k]失能时，开关se[k]会在致能信号Sg[k]的控制下停止导通，开关sf [k]则被失能信号Sgb[k]致能，将节点nf[k]与供应电压G导通。藉此，放大器LNA[k]中的晶体管Ml[k]就会关闭，使放大器LNA[k]不会响应输入信号Si而贡献电流至节点C的输出信号Sop。在放大器LNA[1]至LNA[K]中，有越多放大器被致能，输入信号Si的电压至输出信号Sop的电流间的总跨导就会越高。反馈电路B30[k]提供的阻值则可随致能放大器LNA[k]的数目而调整，以维持节点A的输入匹配。总结来说，本发明实施例中的放大器与接收器可用低电压增益的主分支电路提供电流模式接口，并以反馈电路与高电压增益的辅分支电路共同提供适当的输入匹配。虽然源极退化电感(source degenerate inductor)常用于输入匹配,但源极退化电感会占据较大布局面积，也会有磁场稱合(magnetic coupling)的噪声。相较之下,本发明的放大器与接收器就不需使用源极退化电感。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，皆应属本发明的涵盖范围。
权利要求
1.一放大器，接收一输入信号并据以提供一输出信号，包含 一增益级，包含一输入端与一分支端，该输入端稱接该输入信号； 一主分支电路，包含一第一端与一电流模式的输出端，该第一端稱接该分支端，该主分支电路用以于该输出端输出该输出信号； 一辅分支电路，包含一第二端与一反馈端，该第二端耦接该分支端；以及 一反馈电路，耦接于该反馈端与该输入端之间。
2.如权利要求I所述的放大器，其中该输出端的电压摆幅小于该反馈端的电压摆幅。
3.如权利要求I所述的放大器，其中该主分支电路用以在该输出端提供一输出阻抗，并传导一电流至一负载阻抗，其中该输出阻抗大于该负载阻抗。
4.如权利要求I所述的放大器，其中，该输入端至该输出端的电压增益小于该输入端至该反馈端的电压增益。
5.如权利要求I所述的放大器，其中，该辅分支电路依据流向该分支端的一第一电流变动而于该输入端提供一电压变动，该增益级依据该电压变动而向该分支端驱动一第二电流变动，该第二电流变动与该第一电流变动异相。
6.如权利要求I所述的放大器更包含 一桥接电路，耦接于该输出端与该反馈端之间，用以将该反馈端的交流信号阻挡于该输出端之外，并将该反馈端的一直流偏压耦接至该输出端。
7.如权利要求6所述的放大器，其中该桥接电路用以于该反馈端与该输出端间提供一第一阻值，该反馈电路用以于该输入端与该反馈端间提供一第二阻值，且该第一阻值大于该第二阻值。
8.如权利要求I所述的放大器，其中该增益级包含一第一晶体管，具有一第一栅极、一第一漏极与一第一源极，分别稱接该输入端、该分支端与一供应电压；该辅分支电路包含一第二晶体管，具有一第二栅极、一第二漏极与一第二源极，分别耦接一第二偏压电压、该反馈端与该第二端；该主分支电路包含一第三晶体管，具有一第三栅极、一第三漏极与一第三源极，分别耦接一第一偏压电压、该输出端与该分支端。
9.如权利要求8所述的放大器，其中该第三晶体管的宽长比大于该第二晶体管的宽长比。
10.如权利要求8所述的放大器，其中该第一偏压电压与该第二偏压电压是关联于一温度相依的电流。
11.如权利要求I所述的放大器，更包含 第一默认数目个调节分支电路，各该调节分支电路包含一第三端与一电流模式的调节输出端，该第三端耦接该分支端，且各该调节分支电路是选择性地致能以依据该输入信号而于对应的该调节输出端提供一调节输出信号。
12.如权利要求11的放大器，更包含 一第二默认数目个调节桥接电路，各该调节桥接电路耦接于两对应的该调节分支电路的该调节输出端之间。
13.如权利要求11的放大器，其中该反馈电路用以于该反馈端与该输入端间提供一阻值，且该阻值是根据致能的该调节分支电路的数目而变动。
14.一接收器，包含一放大器，用以于一输入端接收一输入信号并据以提供一输出信号，并包含 一主分支电路，包含一电流模式的输出端，用以于该输出 端输出该输出信号；以及 一辅分支电路，耦接该输入端，用于该输入端的输入匹配； 其中该主分支电路与该辅分支电路进一步耦接到一分支端；以及 一混波器，I禹接该放大器，用以将一载波信号与该输出信号混合以提供一混合信号；以及 一次级放大器，经由一电流模式接口耦接该混波器，用以依据该混合信号提供一内部信号。
15.如权利要求14所述的接收器，其中该辅分支电路包含一反馈端，且该放大器更包含 一增益级，包含一第一晶体管，具有一第一栅极、一第一漏极与一第一源极，分别I禹接该输入端、该分支端与一供应电压；以及 一反馈电路，耦接于该反馈端与该输入端之间。
16.如权利要求14所述的接收器，其中该主分支电路与该辅分支电路分别依据一第一偏压电压与一第二偏压电压而运作，且该接收器更包含 一偏压电路，用以依据一温度相依的电流提供该第一偏压电压与该第二偏压电压。
17.如权利要求14所述的接收器，其中该放大器更包含 第一默认数目个调节分支电路，各该调节分支电路包含一第三端与一电流模式的调节输出端，各该调节分支电路的该第三端耦接于该分支端，且各该调节分支电路是选择性地被致能以依据该输入信号而于对应的该调节输出端提供一调节输出信号； 其中，该混波器将该些调节分支电路其中之一的该调节输出信号与该载波信号混合以提供该混合信号。
18.如权利要求17所述的接收器，其中该放大器更包含 第二默认数目个调节桥接电路，各该调节桥接电路耦接于两对应的该调节分支电路的该调节输出端之间。
19.如权利要求17所述的接收器，其中， 该辅分支电路包含一反馈端，且该放大器更包含一反馈电路，耦接于该反馈端与该输入端之间； 该反馈电路用以于该反馈端与该输入端间提供一阻值，且该阻值是根据被致能的该调节分支电路的数目而变动。
20.如权利要求14所述的接收器包含复数个放大器，该些放大器的 该输入端共同耦接在一起，该些放大器的该输出端共同耦接在一起；其中，各该放大器可被选择性地致能与失能。
21.如权利要求20所述的接收器，其中， 该辅分支电路包含一反馈端，且各该放大器更包含一反馈电路，耦接于该反馈端与该输入端之间； 各该放大器的该反馈电路用以于该反馈端与该输入端间提供一阻值，且该阻值是根据被致能的该放大器的数目而变动。
22.如权利要求14所述的接收器，其中该次级放大器包含一可变电阻，耦接于该电流模式接口的一节点与提供该内部信号的一节点之间，用以调整该混合信号与该内部信号间的增益。
全文摘要
本发明提供一种放大器与相关的接收器，其中，该放大器，接收一输入信号并据以提供一输出信号，包含一增益级，包含一输入端与一分支端，该输入端耦接该输入信号；一主分支电路，包含一第一端与一电流模式的输出端，该第一端耦接该分支端，该主分支电路用以于该输出端输出该输出信号；一辅分支电路，包含一第二端与一反馈端，该第二端耦接该分支端；以及一反馈电路，耦接于该反馈端与该输入端之间。上述放大器以及接收器采用了电流模式接口，以实现一电流模式的高线性度的射频链路。
文档编号H03F1/32GK102904531SQ20121023529
公开日2013年1月30日 申请日期2012年7月6日 优先权日2011年7月29日
发明者宋飞, 陈俊杰 申请人:联发科技(新加坡)私人有限公司