专利名称：应用于比较器的磁滞电路及其放大器电路的制作方法
技术领域：
本发明涉及一种磁滞电路(hysteresis circuit)，特别是涉及一种应用于 比较器的磁滞电路及其放大器电路。
背景技术：
为了解决比较器电路因噪声干扰造成输出误判现象，常见作法是利用比较 器内部电路加上正回馈机制来制造磁滞现象，以达到抗噪声的功用，请参照图 1,为一般磁滞电路的信号转换示意图，其中横轴代表输入电压信号Vin，纵 轴代表输出电压信号Vout，当输出电压信号Vout为低准位电压Vol时，则输 入电压信号Vin必须上升到高于一上限门限(threshold)电压值Vth，输出电 压信号Vout才会从低准位电压Vol转换为高准位电压Voh。
当输出电压信号Vout为高准位电压Voh时，则输入电压信号Vin必需下 降到低于一下限门限电压值Vtl，输出电压信号Vout才会从高准位电压Voh 转换为低准位电压Vol,故当比较器的输入电压信号Vin具有噪声干扰时，通 过磁滞电路产生的磁滞现象比较器不易受到噪声干扰而误操作。
接下来，请参照图2A，为一般磁滞电路示意图，于比较器20的正回馈路 径上设置一个磁滞电路10，以使比较器20抵抗噪声干扰，其中输入比较器20 的参考电压信号Vref由电源稳压电路30产生，而磁滞电路10由电阻Rl所构 成，此磁滞电路10虽然具有成本低与结构简单的优点，但由于设置电阻R1 的关系，使得比较器20的输入电压信号Vin受到电阻Rl、电阻R2与电阻R3 的影响，进而降低比较器20磁滞范围的精确度。
于是产生了另一种磁滞电路设计方式，请参照图2B，为另一种磁滞电路 示意图，主要针对磁滞电路11进行设计，其磁滞电路11由电阻Rl与二极管 D所构成，如此，比较器20的输入电压信号Vin虽然不会受到电阻Rl的影响， 但却会因为二极管D具有顺向压降(forward voltage dr叩)的关系，同样降低 比较器20磁滞范围的精确度。
因此，当比较器采用一般磁滞电路设计时，会因为磁滞电路中电路组件的 特性，产生比较器的磁滞范围受到影响而不精确的问题。
发明内容
本发明所要解决的的技术问题在于,提供一种应用于比较器的磁滞电路及 其放大器电路，让比较器的门限比较电压不受到磁滞电路的影响，以使比较器 的磁滞范围更为精确。
为了实现上述目的，本发明公开了一种应用于比较器的磁滞电路，该比较 器具有一第一输入端、 一第二输入端及一输出端，该第一输入端接收一输入电
压信号，该第二输入端接收一参考电压信号，该比较器根据该输入电压信号与 该参考电压信号的差，由该输出端输出一高准位或一低准位电压信号，包括有
—第一电阻，电性耦接于该比较器的该第一输入端与该输出端之间；
一二极管，电性耦接于该第一电阻；及
一运算放大器，具有一第一输入端、 一第二输入端与一输出端，电性耦接 于该二极管与该比较器的输出端之间，该运算放大器的该第一输入端接收该高 准位或该低准位电压信号，并由该运算放大器的该输出端输出该高准位或该低 准位电压信号，以增加该比较器的该输入电压信号与该参考电压信号的差。
该运算放大器与该二极管构成一超级二极管电路，使该二极管的顺向压降 近乎于零。
该二极管具有一输入端与一输出端，该二极管的该输入端电性耦接于该运 算放大器的该输出端，该二极管的输出端电性耦接于该第一电阻与该运算放大 器的该第二输入端。
当该输入电压信号大于该参考电压信号时，该比较器的该输出端输出该高 准位电压信号。
当该输入电压信号低于该参考电压信号时，该比较器的该输出端输出该低 准位电压信号。
本发明还公开了一种放大器电路，包括有
一第一运算放大器，具有一第一输入端、 一第二输入端及一输出端，该第 一输入端接收一输入电压信号，该第二输入端接收一参考电压信号，该第--运 算放大器根据该输入电压信号与该参考电压信号的差，由该输出端输出一高准
位或一低准位电压信号；及
一磁滞电路，电性耦接于该第一运算放大器的该第一输入端与该输出端之 间，其中该磁滞电路包含有
一第一电阻，电性耦接于该第一运算放大器的该第一输入端与该输出端之
间；
一二极管，电性耦接于该第一电阻；及
一第二运算放大器，具有一第一输入端、-一第二输入端与一输出端，电性 耦接于该二极管与该第一运算放大器的输出端之间，该第二运算放大器的该第 一输入端接收该高准位或该低准位电压信号，并由该第二运算放大器的该输出 端输出该高准位或该低准位电压信号，以增加该第一运算放大器的该输入电压 信号与该参考电压信号的差。
该第二运算放大器与该二极管构成一超级二极管电路，使该二极管的顺向 压降近乎于零。
该二极管具有一输入端与一输出端，该二极管的该输入端电性耦接于该第 二运算放大器的该输出端，该二极管的输出端电性耦接于该第一电阻与该第二 运算放大器的该第二输入端。
当该输入电压信号大于该参考电压信号时，该第一 运算放大器的该输出端 输出该高准位电压信号。
当该输入电压信号低于该参考电压信号时,该第--运算放大器的该输出端 输出该低准位电压信号。
本发明的应用于比较器的磁滞电路及其放大器电路，利用运算放大器与二 极管构成超级二极管电路的特性，使原先磁滞电路中的二极管顺向压降近乎为 零，如此，即可使比较器的回馈电压信号不受磁滞电路的影响，以提升比较器 的磁滞范围精确度，且相对于现有的磁滞电路设计，本发明的磁滞电路结构仅 需再设置一个运算放大器即可完成，具有电路结构简单的优点。
图1为现有技术的磁滞电路的信号转换示意图2A为现有技术的磁滞电路示意图2B为现有技术的另一磁滞电路示意图3为本发明实施例的磁滞电路示意图；及
图4为本发明实施例的放大器电路示意图。
其中，
10 磁滞电路 11磁滞电路
12磁滞电路 20 比较器
30 电源稳压电路 D二极管
0P 运算放大器 OP1 第一运算放大器
OP2第二运算放大器 R1 第一电阻
R2 第二电阻 R3 第一电阻
R4 第四电阻 R5 第五电阻
R6 第六电阻 Vin 输入电压信号
Vout输出电压信号 Voh高准位电压
Vtl下限门限电压值 Vth 上限门限电压值
ZD 齐纳二极管
具体实施例方式
请参照图3，为本发明实施例的磁滞电路示意图。如图3所示，本发明的 磁滞电路12包括有第一电阻Rl、 二极管D及运算放大器0P，以下就各电路组 件连接关系作说明
第一电阻R1具有第一端与第二端，第一电阻R1的第一端电性耦接于下一 级电路，而第一电阻Rl的第二端电性耦接于二极管D的输出端。
二极管D具有一输入端(即正端)与一输出端(即负端)，二极管D的输入端 电性耦接于运算放大器0P的输出端，而二极管D的输出端电性耦接于第一电 阻Rl的第二端与运算放大器0P的第二输入端。
运算放大器0P具有第一输入端(即正相输入端)、第二输入端(即反相输入 端)与输出端，运算放大器OP的第一输入端电性耦接于上一级电路，而运算放 大器0P的第二输入端电性耦接于二极管D的输出端，而运算放大器0P的输出 端电性耦接于二极管D的输入端。
接下来，请参照图4，为本发明实施例的放大器电路示意图。如图4所示，
本发明的放大器电路包括有第一运算放大器OPl及磁滞电路12，以下就各电 路组件连接关系作说明
第一运算放大器0P1具有第一输入端(即正相输入端)、第二输入端(即反 相输入端)及输出端，第一运算放大器0P1的第--输入端电性耦接于第一电阻
Rl的第一端、第二电阻R2的第二端与第三电阻R3的第一端，而第一运算放 大器0P1的第二输入端电性耦接至电源稳压电路30，并接收电源稳压电路30 输出的参考电压信号Vref，而第一运算放大器0P1的输出端电性耦接于第二 运算放大器0P2的第一输入端与第四电阻R4的第- -端。
第二电阻R2的第一端接收一输入电压信号Vin，第三电阻R3的第二端电 性耦接至接地端，第四电阻R4的第二端提供输出电压信号Vout，第二运算放 大器0P2具有第一输入端(即正相输入端)、第二输入端(即反相输入端)与输出 端，第二运算放大器0P2的第一输入端电性耦接于第一运算放大器0P1的输出 端与第四电阻R4的第一端，而第二运算放大器0P2的第二输入端电性耦接于 二极管D的输出端，而第二运算放大器0P2的输出端电性耦接于二极管I)的输 入端，二极管D的输出端电性耦接于第一电阻Rl.的第二端与第二运算放大器 0P2的第二输入端。
电源稳压电路30包括有齐纳二极管ZD、第五电阻R5、第六电阻R6与电容C。
首先，电容C的第一端电性耦接至第五电阻R5的第一端，而电容C的第 二端电性耦接至第六电阻R6的第二端，第五电阻R5的第一端电性耦接至齐纳 二极管ZD的第一端(即负端)、第一运算放大器0P1的第二输入端与第七电阻 R7的第二端，第五电阻R5的第二端电性耦接至齐纳二极管ZD的第三端与第 六电阻R6的第一端，第六电阻R6的第二端电性耦接至齐纳二极管ZD的第二 端(即正端)与接地端，其中电容C与第五电阻R5、第六电阻R6构成一并联回 路，而五电阻R5、第六电阻R6与齐纳二极管ZD构成一并联回路。
以下说明电路工作原理
当第一运算放大器0P1的第一输入端接收输入电压信号Vin时，第一运算 放大器0P1将输入电压信号Vin与参考电压信号Vref进行比较，于输入电压 信号Vin大于参考电压信号Vref时，由第一运算放大器0P1的输出端输出高 准位电压信号Voh，而此高准位电压信号Voh经由第二运算放大器0P2、 二极管D与第一电阻Rl构成的回馈路径输入至第一运算放大器0P1的第 一输入端 后，增加输入第一运算放大器0P1的输入电压信号Vin与参考电压信号Vref 的差值，如此，第一运算放大器0P1的输出不会受到噪声干扰而产生误操作。
同理，于输入电压信号Vin小于参考电压信号Vref时，则第一运算放大 器0P1的输出端输出低准位电压信号Vol,而此低准位电压信号Vol经由第二 运算放大器0P2、 二极管D与第一电阻Rl构成的回馈路径输入至第一运算放 大器0P1的第一输入端后，增加输入第一运算放大器0P1的输入电压信号Vin 与参考电压信号Vref的差值，如此，第一运算放大器0P1的输出不会受到噪 声干扰而产生误操作。
其中磁滞电路12中的第二运算放大器0P2与二极管构成一个超级二极管 (super diode)电路，故二极管D的顺向电压降几近等于零，因此磁滞电路12 不会影响输入至第一运算放大器0P1的回馈电压信号。
综上所述，本发明的应用于比较器的磁滞电路及其放大器电路，主要可改 善由正回馈电阻与二极管组合而成的磁滞电路具有影响回馈电压信号的问题， 进而使比较器的磁滞范围更为精确。
虽然本发明以前述的较佳实施例公开如上，并非用以限定本发明，任何本 领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改， 因此本发明的专利保护范围须视本说明书所附的权利要求所界定者为准。
权利要求
1、一种应用于比较器的磁滞电路，该比较器具有一第一输入端、一第二输入端及一输出端，该第一输入端接收一输入电压信号，该第二输入端接收一参考电压信号，该比较器根据该输入电压信号与该参考电压信号的差，由该输出端输出一高准位或一低准位电压信号，其特征在于，该磁滞电路包括有一第一电阻，电性耦接于该比较器的该第一输入端与该输出端之间；一二极管，电性耦接于该第一电阻；及一运算放大器，具有一第一输入端、一第二输入端与一输出端，电性耦接于该二极管与该比较器的输出端之间，该运算放大器的该第一输入端接收该高准位或该低准位电压信号，并由该运算放大器的该输出端输出该高准位或该低准位电压信号，以增加该比较器的该输入电压信号与该参考电压信号的差。
2、 如权利要求1所述的应用于比较器的磁滞电路，其特征在于，该运算 放大器与该二极管构成一超级二极管电路，使该二极管的顺向压降近乎于零。
3、 如权利要求1所述的应用于比较器的磁滞电路，其特征在于，该二极 管具有一输入端与一输出端，该二极管的该输入端电性耦接于该运算放大器的该输出端，该二极管的输出端电性耦接于该第一电阻与该运算放大器的该第二 输入端。
4、 如权利要求1所述的应用于比较器的磁滞电路，其特征在于，当该输 入电压信号大于该参考电压信号时，该比较器的该输出端输出该高准位电压信 号。
5、 如权利要求1所述的应用于比较器的磁滞电路，其特征在于，当该输 入电压信号低于该参考电压信号时，该比较器的该输出端输出该低准位电压信 号。
6、 一种放大器电路，其特征在于，包括有一第一运算放大器，具有一第一输入端、 一第二输入端及一输出端，该第 一输入端接收一输入电压信号，该第二输入端接收一参考电压信号，该第一运 算放大器根据该输入电压信号与该参考电压信号的差，由该输出端输出一高准位或一低准位电压信号；及一磁滞电路，电性耦接于该第一运算放大器的该第一输入端与该输出端之间，其中该磁滞电路包含有一第--电阻，电性耦接于该第一运算放大器的该第一输入端与该输出端之间；一二极管，电性耦接于该第一电阻；及—第二运算放大器，具有一第一输入端、 一第二输入端与一输出端，电性 耦接于该二极管与该第一运算放大器的输出端之间，该第二运算放大器的该第 一输入端接收该高准位或该低准位电压信号，并由该第二运算放大器的该输出 端输出该高准位或该低准位电压信号，以增加该第--运算放大器的该输入电压 信号与该参考电压信号的差。
7、 如权利要求6所述的放大器电路，其特征在于，该第二运算放大器与该二极管构成一超级二极管电路，使该二极管的顺向压降近乎于零。
8、 如权利要求6所述的放大器电路，其特征在于，该二极管具有一输入 端与一输出端，该二极管的该输入端电性耦接于该第二运算放大器的该输出 端，该二极管的输出端电性耦接于该第一电阻与该第二运算放大器的该第二输入端o
9、 如权利要求6所述的放大器电路，其特征在于，当该输入电压信号大 于该参考电压信号时，该第一运算放大器的该输出端输出该高准位电压信号。
10、 如权利要求6所述的放大器电路，其特征在于，当该输入电压信号低 于该参考电压信号时，该第一运算放大器的该输出端输出该低准位电压信号。
全文摘要
本发明公开了一种应用于比较器的磁滞电路及其放大器电路，该磁滞电路包括有一第一电阻，电性耦接于该比较器的该第一输入端与该输出端之间；一二极管，电性耦接于该第一电阻；及一运算放大器，具有一第一输入端、第二输入端与一输出端，电性耦接于该二极管与该比较器的输出端之间，该运算放大器的该第一输入端接收该高准位或该低准位电压信号，并由该运算放大器的该输出端输出该高准位或该低准位电压信号，以增加该比较器的该输入电压信号与该参考电压信号的差。本发明于比较器的正回馈路径上设置一个磁滞电路，使比较器可抵抗噪声的干扰，且此磁滞电路具有不影响回馈电压信号的特性，以使比较器的磁滞范围更为精确。
文档编号H03K5/22GK101197563SQ20061016089
公开日2008年6月11日 申请日期2006年12月8日 优先权日2006年12月8日
发明者范振顺 申请人:英业达股份有限公司