运算放大器电路的制作方法
【专利摘要】一种运算放大器电路，包括一运算主体电路、多个电流源以及至少一个限压电路。电流源用以连接运算主体电路到一高电压源或一接地电源。限压电路连接于运算主体电路与该些电流源的至少其一之间，其中与该限压电路连接的晶体管元件具有一耐跨压程度，低于运算主体电路的一预定耐跨压程度。
【专利说明】运算放大器电路
【技术领域】
[0001] 本发明是有关于一种运算放大器电路，特别是关于可以减少元件面积的运算放大 器电路，在一预定跨压下仍可以稳定工作。
【背景技术】
[0002] -般的运算放大器为了能在一预定跨压下可以稳定工作，在设计上会使用相同耐 偏压特性的晶体管来设计整个电路。要能够耐较大偏压的晶体管，一般都会使用较大的元 件面积来设计，因此整个运算放大器会占用相当程度的元件面积，而制造成本也较高。
[0003] 就传统的运算放大器设计，其是操作在一高电压源（VDD)与一接地电源（VSS)之 间。为确保各颗晶体管在操作时皆能承受其跨压Vds而维持元件正常特性，所有的晶体管 皆使用同一种耐跨压的元件来设计，其具有预定耐跨压程度，在此以A种晶体管元件来表 示，A种晶体管元件的耐跨压限制为X伏特。于此，X伏特不需要是固定的电压值而是用以 区分符合较高的预定耐跨压程度的元件。
[0004] 由运算放大器的操作特性可知，在放大器运作的过程中每颗晶体管的跨压并非相 同，并非所有的晶体管皆会承受高电压源VDD到接地电源VSS的跨压，若是而这些晶体管若 仍使用A种晶体管元件来设计，则会造成面积上的浪费。
[0005] 如何减少运算放大器的使用面积，且同时能符合在预定跨压下可以稳定工作仍是 电路设计的考虑其一。
【发明内容】
[0006] 本发明提供一种运算放大器电路，可以使用较小的面积来设计电路，进而也可以 节省制造成本。
[0007] 本发明的一实施范例提供一种运算放大器电路，包括一运算主体电路，多个电流 源以及至少一个限压电路。电流源用以连接运算主体电路到一高电压源或一接地电源。限 压电路连接于运算主体电路与该些电流源的至少其一之间，其中与该限压电路连接的晶体 管元件具有一耐跨压程度，低于运算主体电路的一预定耐跨压程度。
[0008] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
【专利附图】
【附图说明】
[0009] 图1A绘示运算放大器的基本电路方块示意图。
[0010] 图1B绘示依据本发明一实施范例，运算放大器的细部电路示意图。
[0011] 图2绘示依据本发明一实施范例，针对晶体管110U12的操作机制示意图。
[0012] 图3绘示依据本发明一实施范例，针对晶体管116U18的操作机制示意图。
[0013] 图4绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0014] 图5绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0015] 图6绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0016] 图7绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0017] 图8绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0018] 图9绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0019] 图10绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0020] 图11绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。
[0021] [主要元件标号说明]
[0022] 100:运算放大器 102:电压转电流电路
[0023] 104:电流运算电路 106:运算放大电路
[0024] 110、112、114、116、118、134、136:晶体管
[0025] 114、120、122、124、126、128、130、132:电流源
[0026] 138、140:电容器
[0027] 142、144、148、150、176、178、180、182:信号
[0028] 160、164:限压电路（CLAMP) 170、170a、174、174a:晶体管
[0029] 172:电压控制电路（VCO)
【具体实施方式】
[0030] 本发明提出一种运算放大器的电路设计，可以使运算放大器仍维持正常操作，但 在面积的使用上可有效降低。
[0031] 以下举一些实施范例来说明本发明。然而，本发明不仅限于所举的实施范例，且所 举的实施范例之间有允需有适当的相互相合。
[0032] 图1A绘示运算放大器的基本电路方块示意图。参阅图1A，运算放大器100包括两 个输入端以及一输出端。两个输入端的其一是接收由外部输入的一电压输入信号AVP。另 一个输入端是接收输出信号AV0的反馈。此运算放大器100是操作在高电压源VDD到接地 电源VSS之间。
[0033] 图1B绘示依据本发明一实施范例，运算放大器的细部电路示意图。参阅图1B， 图1A的运算放大器100的细部电路可以区分为运算主体电路以及与多个电流源114、120、 122、126、128、132。这些电流源用以连接运算主体电路到高电压源VDD或接地电源VSS。于 此，构成电流源114、120、122、126、128、132的晶体管元件的一部分可以采用较低耐跨压程 度的元件来构成。又，运算主体电路的一部分晶体管110、112、116、118也可以采用较低耐 跨压程度的元件来构成。
[0034] 在此具有较低耐跨压程度的晶体管元件以B种晶体管元件来表示。B种晶体管元 件的耐跨压限制为Y伏特。Y伏特小于前述的X伏特，以区分符合较低的耐跨压程度的元 件。
[0035] 就运算主体电路，其一般可以区分为电压转电流电路102、电流运算电路104、以 及运算放大电路106。对应图1A的运算大器100的输入端点与输出端点，电压转电流电路 102有一第一输入端与一第二输入端。第一输入端接收由外部输入的一电压输入信号AVP， 第二输入端接收由输出端的反馈信号。电流运算电路104与电压转电流电路102连接。运 算放大电路106与电压转电流电路104连接，输出放大后的一电压输出信号AV0。此电压输 出信号AVO也反馈到第二输入端。
[0036] 电压转电流电路102可以包括多种不同导电型的金属氧化物半导体（M0S)的晶体 管110、112、116、118,其中例如两晶体管110、112构成一对，是由P型M0S晶体管（PM0S)所 构成，其晶体管的源极经由电流源114与高电压源VDD连接。又，另外两晶体管116、118构 成一对，是由N型M0S晶体管（NM0S)所构成，其晶体管的源极经由电流源120与接地电源 VSS连接。晶体管112与晶体管118的栅极是第一输入端，接收电压输入信号AVP。晶体管 114与晶体管116的栅极是第二输入端，接收电压输出信号AV0的反馈。
[0037] 于此要说明的是，金属氧化物半导体的晶体管一般有一个栅极、一个源极以及一 个漏极，但是源极与漏极的结构是相同，依实际的操作是可以互换，因此描述所使用的"源 极"与"漏极"仅是用于区分元件的两个连接电极，所指的源极与漏极是可以互换。
[0038] 电流运算电路104例如有两个电流路径，其一个电流路径例如是由三个电流源 122、124、126串连所组成，其中电流源122与电流源126分别连接到高电压源VDD与接地 电源VSS。另一个电流路径例如是由三个电流源128、130、132串连所组成，其中电流源128 与电流源132分别连接到高电压源VDD与接地电源VSS。
[0039] 就运算放大器的运作，电流源114、120、122、126、128、132以及晶体管110、112、 116、118 -般而言不需要求同样能够忍受由高电压源VDD到接地电源VSS的高耐跨压程度， 而不会影响放大的输出信号，因此可以采用较低的耐跨压程度的元件。
[0040] 运算放大电路106 -般包括串连的两个晶体管134U36以及串连的两个电容器 138、140,其两端与电流源130的两端相连接，而中间的端点是输出端，输出电压输出信号 AV0。
[0041] 以下描述操作机制。图2绘示依据本发明一实施范例，针对晶体管110U12的操 作机制示意图。参阅图2,以图1B中的一对P型晶体管110U12来看，当电压输入信号AVP 是信号142的波形，其变化是瞬间由高电平改变为低电平时，P型的晶体管112会导通，而 晶体管110的栅极在此瞬间仍维持在高电平，因此是在关闭状态。由于晶体管112导通，电 流源114的电流通过晶体管112向与电流源132连接的节点A3充电。节点A3的电压会因 为瞬间电流对其充电而大幅抬升，让放大器输出端的信号144完成放电动作。
[0042] 然而，在长时间不断充放电过程中，由于节点A3的电压不断产生大幅度变化，使 得运算放大器的供应电池电源会抽取瞬间的大电流来反应，造成电源容易因此而毁损或是 寿命缩短。在有多种不同耐跨压特性元件的运算放大器设计中，会容易造成元件的损毁。
[0043] 图3绘示依据本发明一实施范例，针对晶体管116、118的操作机制示意图。参阅 图3,晶体管116、118是N型M0S晶体管。晶体管116的栅极是第二输入端，接收电压输出 信号AV0的反馈。晶体管118的栅极是第一输入端，接收电压输入信号AVP，例如信号148 的波形，其变化是瞬间由低电平改变为高电平。N型的晶体管118会导通，而晶体管116的 栅极在此瞬间仍维持在低电平，因此是在关闭状态。由于晶体管118导通，电流源120的电 流通过晶体管118的路径向与电流源连接的节点A3'放电，如信号152的前缘，让放大器输 出端完成充电动作，如信号150。
[0044] 同理，在长时间的不断充放电过程中，由于节点A3'电压不断产生大幅度变化，使 得运算放大器的供应电池电源会抽取瞬间的大电流来反应，造成电源容易因此而毁损或是 寿命缩短。在有多种不同耐跨压特性元件的运算放大器设计中，会容易造成元件的损毁。
[0045] 为了能够进一步避免因为一部分元件采用较低耐跨压特性元件而造成可能的损 毁，本发明是实施范例例如采用加入限压电路（clamp circuit)，以限制瞬时电压反应幅 度，以允许采用采用较低耐跨压特性元件例如是前述B种晶体管元件。
[0046] 限压电路的数量与设置的位置可以依实际需要来配置。一般而言，限压电路的数 量是至少一个，其连接于运算主体电路与电流源的至少其一之间。这些与限压电路连接的 电流源也会与高电压源VDD或接地电源VSS连接。
[0047] 要注意的是，与限压电路连接的晶体管元件的耐跨压程度，可以低于运算主体电 路所预定较高的预定耐跨压程度。
[0048] 以下更举一些实施范例的电路设计。图4绘示依据本发明一实施范例，运算放大 器电路加入限压电路的电路不意。参阅图4,以图2的电路为基础，限压电路（Clamp) 160例 如可以设置在晶体管112与电流源132之间。由于限压电路160的作用，在节点A3的信号 162的电压变化幅度较小，因此电流源132与晶体管112的其一者或二者可以采用较低耐跨 压程度的元件。
[0049] 就电路的连接关系如下。P型晶体管112有一栅极，一源极以及一漏极，其中栅极 当作第一输入端，接收输入电压信号AVP。源极连接到多个电流源其中的一个电流源114的 第一端，电流源114的第二端连接到高电压源VDD。
[0050] 另一个P型晶体管110有一栅极，一源极以及一漏极，其中栅极是当作第二输入 端，接受输入电压信号AV0的反馈。晶体管110的源极也连接到晶体管112的源极以及电 流源114的一端。
[0051] 本实施例的限压电路160连接于晶体管112的漏极。然而就一般而言，晶体管110 与晶体管112的两个漏极的其一或是两者可以连接此限压电路160。限压电路160的多个 实施范例会于后面进一部描述。
[0052] 类似地，针对图3的电路为基础，其也可以设置限压电路。图5绘示依据本发明一 实施范例，运算放大器电路加入限压电路的电路示意。参阅图5,限压电路164例如是设置 在节点A3'，连接于N型晶体管118与电流源128之间。此时，在节点A3'的信号166的电 压变化幅度缩减，因此对应连接的电流源128与晶体管118的其一者或二者可以采用较低 耐跨压程度的元件。
[0053] 就电路的连接关系如下。N型晶体管118有一栅极、一源极以及一漏极，其中一栅 极是当作第一输入端接收电压输入信号AVP。源极连接到多个电流源其中的电流源128的 一端。此电流源128的另一端连接到接地电源VSS。
[0054] 另一个N型晶体管116有一栅极、一源极以及一漏极，其中栅极当作第二输入端， 接受输入电压信号AV0的反馈。晶体管116的源极也连接到晶体管118的源极以及电流源 128的一端。
[0055] 本实施例的限压电路166连接于晶体管118的漏极。然而就一般而言，晶体管116 与晶体管118的两个漏极的其一或是两者可以连接此限压电路166。
[0056] 就限压电路的设计，其可以采用一般所知各种结构，其中例如是简单的M0S晶体 管元件，其藉由栅极电压的控制可以产生限压效果。
[0057] 图6绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图6,其是对应图4的电路，而限压电路160以M0S晶体管元件来达成。限压电路160受控 制电压AVBN1所控制，即是控制晶体管的栅极，以达到限定电压的作用。此控制电压AVBN1 可以独立由外提供，或是根据输入电压信号AVP经由内部的控制电路提供，其如后述。
[0058] 图7绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图7,其是对应图5的电路，而限压电路164以M0S晶体管元件来达成。限压电路164受控 制电压AVBP1所控制，即是控制晶体管的栅极，以达到限定电压的作用。此控制电压AVBP1 可以独立由外提供，或是根据输入的电压输入信号AVP经由内部的电压控制电路提供，其 如后述。
[0059] 图8绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图8,其也是对应图4的电路，而限压电路160例如是由M0S晶体管170与电压控制电路 (Voltage Control，VC0) 172来达成。晶体管170的栅极受电压控制电路172输出的控制 电压AVBP2所控制，电压控制电路172是受电压输入信号AVP所产生。
[0060] 晶体管170是连接于晶体管112与电流源132之间。节点A3是晶体管112与晶 体管170的连接点来考虑，如此节点A3上的信号176减少，但是由电流源114产生的电流 IP3,最后经过晶体管170在节点A4的信号178仍维持预定的变化，以推动运算放大电路 106。
[0061] 要注意的是，晶体管110与晶体管112是对称的，其依照电压输入信号的变化的不 同，使其一导通与另其一关闭。因此，限压电路160也可以是设置在晶体管110与晶体管 112的任一路径上。
[0062] 图9绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图9,延续图8的限压电路，其限压电路例如可以同时连接晶体管110与晶体管112。于 此实施范例，可以再加入晶体管170a，连接于晶体管110与电流源126之间，即是标示的节 点A1与节点A2。晶体管170a与晶体管170都受电压控制电路172的相同控制。当输入 电压信号148的电压变化是由低电平瞬间变化到高电平时，则晶体管112关闭，晶体管110 导通，其限压电路的作用机制相同。也就是说，在节点A2的信号180以及在节点A1的信号 182是与在图8的节点A4的信号176与节点A3的信号178的机制相同。
[0063] 图10绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图10,其也是对应图5的电路，而限压电路164例如是由M0S晶体管174与电压控制电 路172来达成。晶体管174的栅极受电压控制电路172输出的控制电压AVBN2所控制，电 压控制电路172是受电压输入信号AVP所产生。
[0064] 晶体管174是连接于晶体管118与电流源128之间。节点A4 '是晶体管118与晶 体管174的连接点，节点A3'是晶体管174与电流源128的连接点。虽然在节点A3'上由 电流源128的电流IN3所产生的信号会经由晶体管174的先压作用，成为在节点A4'上的 信号，其电压变化幅度减少，因此就相对的电压变化而言，电流源128与晶体管118都无需 采用较高耐跨压程度的元件。
[0065] 要注意的是，晶体管116与晶体管118是对称的，其依照电压输入信号的变化的不 同，使其一导通与另其一关闭。因此，限压电路164也可以是设置在晶体管116与晶体管 118的任一路径上。
[0066] 图11绘示依据本发明一实施范例，运算放大器电路加入限压电路的电路示意。参 阅图11，延续图10的限压电路，其限压电路例如可以同时连接晶体管116与晶体管118。于 此实施范例，可以再加入晶体管174a，连接于晶体管116与电流源122之间。晶体管174a 与晶体管174都受电压控制电路172的相同控制。当输入电压信号的电压变化是由高电平 瞬间变化到低电平时，则晶体管118关闭，晶体管116导通，其限压电路的作用机制相同。也 就是说，在节点ΑΓ的信号以及在节点A2'的信号是与在图10的节点A3'与节点A4'的机 制相同。
[0067] 本发明的限压电路在运算放大器电路中是配合一些不需要要求高耐跨压的元件 的设计。限压电路的数量与位置不限定于特定的位置。所举实施范例是其中的一些方式， 而不是仅有的设计。又，所举实施范例之间也可以有适当组合成另一个实施范例。
[〇〇68] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】 中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明 的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1. 一种运算放大器电路，包括： 一运算主体电路； 多个电流源，藉以连接该运算主体电路到一高电压源或一接地电源；以及 至少一个限压电路，连接于该运算主体电路与该多个电流源的至少其一之间， 其中与该限压电路连接的晶体管元件具有一耐跨压程度，低于该运算主体电路的一预 定耐跨压程度。
2. 根据权利要求1所述的运算放大器电路，其中该运算主体电路包括： 一电压转电流电路，有一第一输入端与一第二输入端，该第一输入端接收由外部输入 的一电压输入信号，该第二输入端接收一反馈信号； 一电流运算电路，与该电压转电流电路连接；以及 一运算放大电路，与该电压转电流电路连接，输出一电压输出信号，该电压输出信号也 是该反馈信号。
3. 根据权利要求2所述的运算放大器电路，其中该电压转电流电路包括： 一第一 P型晶体管，有一第一栅极，一第一源极以及一第一漏极，其中该第一栅极是该 第一输入端，该第一源极连接到该多个电流源其中的一第一电流源的一第一端，该第一电 流源的一第二端连接到该高电压源；以及 一第二P型晶体管，有一第二栅极，一第二源极以及一第二漏极，其中该第二栅极是该 第二输入端，该第二源极也连接到该第一源极以及该第一电流源的该第一端， 其中该限压电路连接于该第一漏极与该第二漏极的其一或是两者。
4. 根据权利要求3所述的运算放大器电路，其中该限压电路是P型晶体管，该P型晶体 管的一栅极由一控制电压所控制。
5. 根据权利要求4所述的运算放大器电路，其中该限压电路还包括一电压控制电路也 接受该电压输入信号以输出该控制电压以控制该限压电路。
6. 根据权利要求3所述的运算放大器电路，其中该第一漏极与该第二漏极分别于该多 个电流源其中的一第二电流源与一第三电流源，该第二电流源与该第三电流源还连接到该 接地电源。
7. 根据权利要求3所述的运算放大器电路，其中该限压电路有一第一端与一第二端， 该第一端连接于该第一漏极与该第二漏极的其一或是两者，该第二端接到该多个电流源的 其一，该运算放大电路的一端连接于该第一端或该第二端。
8. 根据权利要求2所述的运算放大器电路，其中该电压转电流电路包括： 一第一 N型晶体管，有一第一栅极，一第一源极以及一第一漏极，其中该第一栅极是该 第一输入端，该第一源极连接到该多个电流源其中的一第一电流源的一第一端，该第一电 流源的一第二端连接到该接地电源；以及 一第二N型晶体管，有一第二栅极，一第二源极以及一第二漏极，其中该第二栅极是该 第二输入端，该第二源极也连接到该第一源极以及该第一电流源的该第一端， 其中该限压电路连接于该第一漏极与该第二漏极的其一或是两者。
9. 根据权利要求8所述的运算放大器电路，其中该限压电路是N型晶体管，该N型晶体 管的一栅极由一控制电压所控制。
10. 根据权利要求9所述的运算放大器电路，其中该限压电路还包括一电压控制电路 也接受该电压输入信号以输出该控制电压以控制该限压电路。
11. 根据权利要求8所述的运算放大器电路，其中该第一漏极与该第二漏极分别于该 多个电流源其中的一第二电流源与一第三电流源，该第二电流源与该第三电流源还连接到 该高电压源。
12. 根据权利要求8所述的运算放大器电路，其中该限压电路有一第一端与一第二端， 该第一端连接于该第一漏极与该第二漏极的其一或是两者，该第二端接到该多个电流源的 其一，该运算放大电路的一端连接于该第一端或该第二端。
【文档编号】H03F3/45GK104065354SQ201310085422
【公开日】2014年9月24日 申请日期:2013年3月18日 优先权日:2013年3月18日
【发明者】洪国哲, 陈季廷 申请人:联咏科技股份有限公司