随机扩展频谱调制的制作方法
【专利摘要】本发明涉及随机扩展频谱调制。设备和技术的代表性实施方式提供了扩展频谱的时钟信号。在频率合成器中，可以生成数值序列并且将其用来对频率合成器的输入信号的频率进行调制。
【专利说明】随机扩展频谱调制
【技术领域】
[0001 ] 本发明涉及随机扩展频谱调制。
【背景技术】
[0002]典型地，数字内核中所使用的时钟信号由片上时钟生成单元或频率合成器所递送。时钟生成单元可以是锁相环(PLL)设备，其也可以以数字PLL的形式来实施。然而，这样的时钟信号对于利用数字内核的系统的其他部分可能成为电磁干扰(EMI)的来源。所不希望的电磁能量可以遍布系统传播，或者传播至外部环境，并且对其他易于受到影响的设备造成不利影响。
[0003]例如，诸如汽车和消费者电器产业之类的各个产业中的电磁兼容性(EMC)要求对电子设备的电磁辐射的发射作出了严格限制。因此，已经研发出了扩展频谱时钟以供用于在宽的频谱上扩展电磁能量的数字内核，由此减少了给定频率处或其附近的能量大小。扩展频谱时钟例如可以通过利用周期性的低频模式(例如三角模式、正弦模式、也称作“Hershey-Kiss”的立方模式等MfPLL的输出频率进行调制而产生。该周期性的低频调制在较宽带宽上“扩展”时钟信号的能量，有效地减少了峰值频谱电磁发射。
[0004]其中调制轮廓(modulation profile)高于未调制时钟信号的标称频率的低频向上扩展调制通常被用于安全关键应用，诸如汽车应用。在这样的应用中，数字内核在系统万一必须要自动采取紧急程序的情况下向系统递送最小的有保证频率是非常重要的。然而，在使用向上扩展调制时，必须针对较高的最大频率而对数字内核进行约束，这带来了功率和面积的成本。例如，如果标称(未调制)频率为300MHz，并且向上扩展频谱具有5%的峰-峰数值，则系统中的最大频率增长至315MHz。数字内核必须被约束至该频率，导致更高的功率和面积消耗。因此，低频向上扩展调制可以在时间上引入相位累加，这会导致在数字内核和其他未调制内核之间的同步数据接口的操作中的问题。
【发明内容】
[0005]本发明一方面涉及一种电路，其包括:数控振荡器(DC0)，其被布置为生成时钟信号；以及随机数生成器，其被布置为生成随机数值序列，该随机数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
[0006]本发明另一方面涉及一种装置，其包括:频率合成器，其被布置为合成时钟信号；以及数值生成器，其被布置为生成数值序列，该数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
[0007]本发明又一方面涉及一种方法，其包括:合成时钟信号；生成随机或伪随机数值序列；利用该随机或伪随机数值序列对该时钟信号的频率进行调制；并且基于调制生成扩展频谱时钟信号。
【专利附图】
【附图说明】[0008]参考附图阐述详细描述。在图中，参考标记最左侧的(一个或多个)数位标识该参考标记首次出现的附图。不同图中使用相同参考标记指示相似或相同的事项。
[0009]针对该讨论，图中所图示的设备和系统被示为具有多种组件。如本文所描述的，设备和/或系统的各种实施方式可以包括更少的组件并且仍然处于公开范围之内。可替换地，设备和/或系统的其他实施方式可以包括附加组件或者所描述组件的各种组合并且仍然处于公开范围之内。
[0010]图1是根据一种实施方式的示例锁相环(PLL)设备的框图。
[0011]图2是根据一种实施方式的包括随机生成器的示例PLL的框图。
[0012]图3是根据另一种实施方式的包括随机生成器的示例PLL的框图。
[0013]图4是根据另外的实施方式的包括两个随机生成器的示例PLL的框图。
[0014]图5是图示了根据一种实施方式的用于生成扩展频谱时钟信号的示例过程的流程图。
【具体实施方式】[0015]概沭
代表性的设备和技术的实施方式提供了扩展频谱时钟信号。在诸如锁相环(PLL)设备的频率合成器中，基于输入信号生成时钟信号。可以生成数值序列并将其用来对频率合成器的输出信号进行调制，产生扩展频谱时钟信号。在各个实施方式中，数值序列可以是随机或伪随机数值序列。在可替换实施方式中，一个或多个数值序列可以在沿信号路径的一个或多个点处被添加至频率合成器的信号路径。
[0016]在各个实施方式中，数值序列例如以MHz范围内的高调制频率对频率合成器的输出信号进行调制。在其他实施方式中，调制轮廓以及因此的扩展频谱时钟信号，以在频率合成器处生成的时钟信号的标称频率为中心。可替换地，可以对数值序列进行追踪，并且基于之前的数值序列生成后续的数值序列。
[0017]本公开中对用于频率合成器的扩展频谱时钟信号生成的各种实施方式进行讨论。扩展频谱调制的技术和设备参考图中所图示的示例PLL设备的框图进行讨论。然而，所讨论的技术和设备可以被应用于任意各种频率合成器设计、电路和设备并且仍然处于本公开范围之内。另外，为便于讨论和说明的便利，本文所讨论的技术和设备在数字PLL设备的环境中被提及。该技术和/或设备也可以在包括数字、模拟或混合信号系统在内的其他实施方式、电路、系统等中用来生成扩展频谱时钟信号。
[0018]所公开的技术和设备的优势是不同的，并且包括:1)针对关键安全问题期间有所减少的反应时间有所改进的最小保证频率；2)有所减少的相位累加，因此提高了同步接口与外部系统的互操作性；3)发射频谱更好的扩展，这允许使用较低的峰-峰调制数值；4)数字内核针对其必须进行合成的有所降低的最高频率；和5)数字内核中的功率和面积优势。所公开的技术的其他优势也可以被呈现。
[0019]以下使用多个示例对实施方式进行更详细地解释。虽然这里和下文中讨论了各种实施方式和示例，但是通过合并单独实施方式和示例的特征和要素，另外的实施方式和示例可以是可能的。
[0020]示例PLL设各布置 图1是根据一种实施方式的示例锁相环(PLL)设备100的框图。所要理解的是，频率合成器布置(此后称作“PLL设备”)可以被实施为独立的电路、装置或设备，或者作为另一系统的一部分(例如与其他组件、处理器等进行整合)。图1中所图示的PLL设备100被示出和描述为具有一些数字组件和一些模拟组件。数字部分102通过虚线轮廓所描述。在一种实施方式中，数字部分102的虚线以内的电路和电路部分是数字组件，而数字部分102的虚线以外的电路和电路部分是模拟组件。然而，该图示是为了便于讨论而并非意在进行限制。本文关于包括PLL设备在内的频率合成器所描述的技术和设备并不局限于图1所图示的框图或者如所示出的PLL设备，并且可以被应用于其他类型的频率合成器(例如，直接模拟合成器、直接数字合成器、整数-N、分数-N、数字相位合成器，等等)，或者其他PLL设计，而并不背离本公开的范围。在一些情况下，可以使用另外或可替换的组件来实施本文所描述的技术。
[0021]如图1所不,PLL设备100基于输入信号104生成(即，合成)输出信号(例如，时钟信号)Fott。输出信号Ftot还基于基准频率Fkef。例如，输入信号104确定Fot的目标频率。数控振荡器(DCO) 106例如在输入信号104被数字环路滤波器108等进行滤波之后基于输入信号104生成处于目标频率的输出信号Fqut。该输出还例如被频率计数器110所接收，频率计数器110被布置为将误差信号反馈到输入信号路径。
[0022]如果被包括在内，则频率计数器110接收基准频率Fkef,并且基于基准频率Fkef (或者基准频率Fkef和乘数的乘积)和输出信号Ftot之间的差异生成误差信号。如果输出信号Fout相对于基准频率Fkef (或者基准频率Fkef和乘数的乘积)过低，则误差信号与输入信号104进行合并以提高DCO 106所输出的频率。可替换地，如果如由频率计数器110所测量的那样，输出信号Fotit相对于基准频率Fkef (或者基准频率Fkef和乘数的乘积)过高，则误差信号与输入信号104进行合并以降低DCO 106所输出的频率。
[0023]在一些实施方式中，如图1所示，DCO 106和/或频率计数器110的部分可以包括数字组件，而DCO 106和/或频率计数器110的其他部分可以包括模拟组件。在可替换实施方式中，整个DCO 106和/或整个频率计数器110可以包括数字组件或模拟组件。在其他实施方式中，其他组件、设备或系统可以执行DCO 106、数字环路滤波器108和/或频率计数器110的所描述功能。
[0024]在一种实施方式中，图1所示的PLL设备100的组件被布置在单个集成电路(IC)上。在可替换实施方式中，PLL设备100的一个或多个组件被布置在多个IC或组件上。
[0025]在各种实施方式中，PLL设备100的一个或多个组件至少部分以硬件实施。例如，PLL设备100的一些组件可以至少部分使用累加器、加法器、触发器、反相器等来实施。
[0026]示例扩展频i普调制
图2是根据一种实施方式的包括随机生成器202的示例PLL设备200的框图。PLL设备200包括如以上所描述的PLL设备100并且包括随机生成器202。在可替换实施方式中，PLL设备200包括另外或可替换组件。在一种实施方式中，如图2所示，随机生成器202包括数字设备或组件。在特定实施方式中，随机生成器202是完全以数字实现的电路。在可替换实施方式中，随机生成器202包括部分或完全模拟的设备或组件。
[0027]在一种实施方式中，随机生成器202生成数值序列,其被布置为对从PLL设备200所输出的时钟信号的频率进行调制以形成扩展频谱时钟信号。例如，如图2所示，随机生成器202被布置为将数值序列注入到PLL设备200的信号路径上。在一种实施方式中，该数值序列被添加至DCO 106所接收的信号。在另一种实施方式中，该数值序列被数字地添加至DCO 106所接收的信号。随机生成器202可以包括逻辑电路，其使得生成器202能够基于之前的与一个或多个数值序列相关联的一个或多个数值来生成数值序列。此外或同样地，随机生成器202的逻辑电路在生成数值序列时可以考虑一个或多个系统(例如，PLL设备200)属性。这样的系统属性可以是PLL设备200的电路所导致的瞬时或累加抖动、晶体或其他共振体热噪声、内部或外部迹线等。
[0028]图3是根据另一种实施方式的包括随机生成器202的示例PLL设备200的框图。在图3所示的实施方式中，随机生成器202也被布置为将数值序列注入到PLL设备200的信号路径上。然而，在如图3所示的实施方式中，数值序列在数字环路滤波器108之前被添加至输入信号(例如，与输入信号进行合并)。在另外的实施方式中，数值序列在数字环路滤波器108之前被数字地添加至输入信号。
[0029]该数值序列对PLL设备200的输出频率进行调制，因此在时钟信号的能量上产生扩展频谱效果。对输出频率进行调制使得能量在更宽的带宽上进行扩展，并且有效减少了峰频谱电磁发射。
[0030]在一种实施方式中，该数值序列包括随机数值(例如，随机数)的序列。随机调制，即，使用随机生成器202所生成的随机数值对PLL设备200的输出进行的调制，与周期性调制相比实现了时钟信号能量频谱更好的扩展。例如，时钟信号能量跨宽的频谱更为均匀地扩展，具有更少的不同能量峰。在一个示例中，随机调制允许使用更低的峰-峰调制数值，这降低了数字内核针对其进行合成的最大频率并且使得数字内核中的功率和面积有所节省。
[0031]在另一种实施方式中，该数值序列包括伪随机数值序列。例如，在一个实例中，该数值序列在标称时钟频率的正负频率偏移之间随机移动。在该实例中，减少了相位累加，因此改善了同步接口与外部系统和组件的互操作性。
[0032]在一种实施方式中，随机生成器202包括伪随机二进制序列(PRBS)生成器。在另一实施方式中，PBRS生成器具有任意数量的位。例如，PBRS生成器的位数量可以随实施方式而有所变化。在使用模拟PLL设备200或部分模拟PLL设备200的实施方式中，PBRS生成器可以包括从数字输出到模拟输出的转换级。在一种情况下，该转换级可以包括一种或多种类型的数模转换器。
[0033]在另一种实施方式中，随机生成器202包括全模拟随机生成器。在使用部分或完全数字PLL设备200的实施方式中，全模拟随机生成器可以包括转换级，其包括一个或多个模数转换器。
[0034]在另一种实施方式中，随机生成器202包括数字或模拟混沌映射。例如，该混沌映射确定随机生成器所生成的随机或伪随机数值。在另外的实施方式中，随机生成器202包括任意顺序的一个或多个delta-sigma调制器。例如，所使用的一个或多个delta-sigma调制器的顺序可以随实施方式而有所变化。
[0035]在一种实施方式中，随机数值(例如，随机数)序列对以兆赫范围内的频率对PLL设备输出的所生成时钟信号的频率进行调制。例如，随机数序列可以对在包括约IOMHz到40MHz的范围中的时钟信号进行调制。在一种实施方式中，随机生成器202以及PLL设备200的一个或多个其他组件由基准频率Fkef计时。在一个示例中，基准频率Fkef包括大约IOMHz到40MHz范围内的频率。诸如此类的较高频率下的计时与使用诸如三角波形等的周期性信号进行调制的情形中所发生的相比产生了对PLL设备200所输出时钟信号快得多的调制。例如，常用调制频率经常处于大约30 kHz到33 kHz的范围之内。在各种实施方式中，相位累加由于PLL设备200所输出时钟信号的更快的随机调制而得以被减少。
[0036]在一种实施方式中，由于对合成时钟信号(即DCO 106的输出)所进行调制而由PLL设备200所生成的扩展频谱时钟信号以合成时钟信号的标称频率为中心。例如，经调制的信号通常集中在未调制信号上，而不是高于或低于未调制信号而有所偏移。这被称作“中心扩展”调制，并且通常缓解了将数字内核约束在较高频率的问题。此外，(MHz范围内的)高频中心扩展调制在对安全问题自动进行响应时减少了系统的响应时间。
[0037]示例多点调制实施方式
图4是根据另外的实施方式的包括两个随机生成器202的示例PLL设备400的框图。PLL设备400包括如以上所描述的PLL设备200以及包括两个或更多随机生成器202。在可替换实施方式中，PLL设备400包括额外或可替换的组件。在一种实施方式中，如图4所示，一个或多个随机生成器202包括数字设备或组件。在可替换实施方式中，一个或多个随机生成器202包括部分或完全模拟的设备或组件。
[0038]在一种实施方式中，如图4所示，第二数值(例如，随机数)生成器被布置为生成第二数值序列，并且该第二数值序列被布置为对时钟信号的频率进行调制以形成扩展频谱时钟信号。在各种实施方式中，第一和第二数值序列之一或二者包括随机或伪随机数值。
[0039]在一种实施方式中，如图4所不,PLL设备400被布置为基于输入信号104对时钟信号进行合成，并且输入信号104至少在沿装置的信号路径的两个离散点处被进行调制。在可替换实施方式中，可以在PLL设备400中使用多于两个的随机生成器202对输出信号进行调制以形成扩展频谱时钟信号。在各种实施方式中，随机生成器202所生成的数值序列可以在离散位置处被注入到PLL设备400的信号路径上，或者它们可以在被注入到PLL设备400的信号路径上之前以各种组合进行合并或者与输入信号104进行合并。
[0040]在另外的实施方式中，一个或多个数值序列可以在信号路径的一个或多个位置处被注入到PLL设备400的信号路径上(或者与输入信号104进行合并)。例如，具有一个随机生成器202的PLL设备400可以在沿PLL设备400的信号路径的多个位置处注入由随机生成器202所生成的数值序列。在另一个示例中，具有两个或更多随机生成器400的PLL设备400可以在沿PLL设备400的信号路径的比存在随机生成器202的情形更多的位置处注入随机生成器202所生成的数值序列。
[0041]在一种实施方式中，如图4所示，随机数值序列在DCO 106之前以及数字相位检测器402 (在框图中被视为减法器)之前被注入。在如图4所示的具有数字环路滤波器108的实施方式中，随机数值序列之一可以在数字环路滤波器之前被注入电路的信号路径中，而其他随机数值序列可以在数字环路滤波器之后被注入电路的信号路径中。在使用模拟PLL设备400的另一种实施方式中，第二注入点可以处于反馈除法器而不是相位检测器处。在可替换实施方式中，该数值序列可以在沿PLL设备400的信号路径的不同点处被注入。在这种类型的架构中，执行“多点”调制，其与单点调制架构相比能够带来速度优势。
[0042]代表件讨稈 图5图示了根据一种实施方式的用于生成扩展频谱时钟信号的代表性过程500。示例过程500包括生成一个或多个数值序列并且利用(一个或多个)数值序列对频率合成器的输出频率进行调制。在各种实施方式中，(一个或多个)数值序列可以是随机或伪随机的。参考图1-4对过程500进行描述。
[0043]对该过程进行描述的顺序并非意在被理解为限制，并且任意数量的所描述过程框可以以任意顺序进行组合以实施该过程或可替换过程。此外，可以从该过程删除单独的框而并不背离本文所描述主题的精神和范围。此外，该过程可以以任意适当硬件、软件、固件或者其组合来实施，而并不背离这里所描述主题的范围。
[0044]在框502，该过程包括合成时钟信号。例如，时钟信号例如可以由数控振荡器(诸如DCO 106)所生成或合成。在一种实施方式中，该过程包括接收输入信号。在各种实施方式中，时钟信号可以基于输入信号(例如，诸如输入信号104)而生成。该输入信号可以包括数字字、电压或电流信号、变化波形等。在一种实施方式中，时钟信号基于输入信号以及基准频率(诸如基准频率Fkef)或多个基准频率而生成。
[0045]在框504，该过程包括生成随机或伪随机数值序列。例如，数字、模拟或混合信号组件或电路模块(诸如随机生成器202)可以生成随机或伪随机数值或数字的序列。
[0046]在一种实施方式中，随机或伪随机数值序列包括时钟信号的标称频率的正和负偏移的序列。例如，除了具有交替变化的极性之外，所生成的数值序列可以是随机的。换句话说，示例序列可以具有随机正数，后跟随机负数，后跟随机正数，等等。该数值从所生成时钟信号的标称频率有所偏移。
[0047]在另一种实施方式中，随机或伪随机数值序列包括数值集合(例如，对)，其包括后跟具有相反极性的相同大小的数值的随机数值。例如，该序列可以包括后跟相反极性的数字的随机数，随后为后跟其相反极性数字的新的随机数，等等。为了说明，示例序列可以包括{6，-6，33，-33，-12，12，...}等等。在一种实施方式中，这些数值也从所生成时钟信号的标称频率有所偏移。
[0048]在一种实施方式中，可以通过追踪数值并且基于该追踪生成新数值来生成数值序列。例如，可以生成并追踪数值集合，其中该数值集合是随机或伪随机的。包括集合的数值的数量可以是任意的或预先选择的。在生成并追踪了一个数值集合之后，可以基于之前集合的分析或确定来生成下一个数值集合。例如，在一种实施方式中，基于之前数值集合的相位累加效果生成下一个数值集合。也就是说，如果之前所生成的数值集合基于数值属性(例如，大部分为正值)示出了相位累加的趋势，则可以生成下一个数值集合以对相位累加进行补偿(例如，包括大多数负值的集合)。在可替换实施方式中，可以应用其他技术基于追踪数值而生成伪随机数值。
[0049]在框506，该过程包括利用随机或伪随机数值序列对时钟信号的频率进行调制。在一种实施方式中，该过程包括将随机或伪随机数值注入到频率合成器的信号路径上或者将随机或伪随机数值与针对频率合成器的输入信号相加(或者合并、数字地相加等)。
[0050]在框508，该过程包括基于调制生成扩展频谱时钟信号。在一种实施方式中，该过程包括基于输入信号以及随机或伪随机数值序列生成扩展频谱时钟信号。换句话说，对频率合成器的输出信号进行调制在频率合成器的输出处产生扩展频谱时钟信号。
[0051]在可替换实施方式中，该过程包括生成第二随机或伪随机数值序列并且将第二随机或伪随机数值序列合并(例如，数字地相加)至输入信号。该过程进一步包括基于输入信号、第一随机或伪随机数值序列以及第二随机或伪随机数值序列生成扩展频谱时钟信号。在其他实施方式中，该过程包括生成多个随机或伪随机数值序列并且基于输入信号以及多个随机或伪随机数值序列生成扩展频谱时钟信号。
[0052]在替换实施方式中，其他技术可以以各种组合被包括在过程500中，并且保留在本公开的范围内。
[0053]结论
虽然已经以特定于结构特征和/或方法动作的语言对本公开的实施方式进行了描述，但是所要理解的是，该实施方式并不必然局限于所描述的具体特征或动作。相反，该具体特征和动作作为实施示例设备和技术的代表性形式而被公开。
【权利要求】
1.一种电路,其包括: 数控振荡器(DCO)，其被布置为生成时钟信号；以及 随机数生成器，其被布置为生成随机数值序列，该随机数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
2.根据权利要求1所述的电路，进一步包括数字环路滤波器，其中该随机数值序列在该数字环路滤波器之前被注入该电路的信号路径中。
3.根据权利要求1所述的电路，进一步包括第二随机数生成器，其被布置为生成第二数值序列，该第二数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
4.根据权利要求3所述的电路，其中该第二数值序列包括随机或伪随机数值。
5.根据权利要求3所述的电路，其中该第二随机数生成器包括模拟随机生成器。
6.根据权利要求3所述的电路，进一步包括数字环路滤波器，其中该随机数值序列和该第二数值序列之一在该数字环路滤波器之前被注入该电路的信号路径中，并且该随机数值序列和该第二数值序列中的另一个在该数字环路滤波器之后被注入该电路的信号路径中。
7.根据权利要求1所述的电路，进一步包括锁相环(PLL)电路，该PLL电路包括DCO。
8.根据权利要求1所述的电路，其中该随机数值序列在DCO之前被注入该电路的信号路径中。
9.根据权利要求1所述的电路，其中该随机数生成器包括伪随机二进制序列(PRBS)生成器。
10.根据权利要求1所述的电路，其中该随机数生成器包括数字或模拟混沌映射。
11.根据权利要求1所述的电路，其中该随机数生成器包括任意顺序的一个或多个delta-sigma 调制器。
12.根据权利要求1所述的电路，其中该随机数生成器是完全实施的数字电路。
13.根据权利要求1所述的电路，其中该随机数生成器包括逻辑电路，其使得能够基于与一个或多个数值序列相关联的一个或多个数值生成该数值序列。
14.根据权利要求13所述的电路，其中该逻辑电路进一步使得能够基于与和随机数生成器相关联的系统相关的一个或多个属性生成该数值序列。
15.一种装置，其包括: 频率合成器，其被布置为合成时钟信号；以及 数值生成器，其被布置为生成数值序列，该数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
16.根据权利要求15所述的装置，进一步包括第二数值生成器，其被布置为生成第二数值序列，该第二数值序列被布置为对该时钟信号的频率进行调制以形成扩展频谱时钟信号。
17.根据权利要求16所述的装置，其中该频率合成器被布置为基于输入信号合成时钟信号，并且其中该输入信号至少在沿该装置的信号路径的两个离散点处进行调制。
18.根据权利要求15所述的装置，进一步包括数字块，其被布置为生成随机或伪随机数值序列，该数值序列被布置为对时钟信号的频率进行调制以形成扩展频谱时钟信号。
19.根据权利要求15所述的装置，其中该扩展频谱时钟信号以合成时钟信号的标称频率为中心。
20.根据权利要求15所述的装置，其中该频率合成器包括数字、模拟或混合信号锁相环(PLL)设备之一。
21.一种方法，其包括: 合成时钟信号； 生成随机或伪随机数值序列； 利用该随机或伪随机数值序列对该时钟信号的频率进行调制；并且 基于调制生成扩展频谱时钟信号。
22.根据权利要求21所述的方法，进一步包括: 接收输入信号； 将该随机或伪随机数值序列数字地添加至该输入信号；并且 基于该输入信号以及随机或伪随机数值序列生成扩展频谱时钟信号。
23.根据权利要求22所述的方法，进一步包括: 生成第二随机或伪随机数值序列； 将该第二随机或伪随机数值序列数字地添加至该输入信号；并且基于该输入信号、该随机或伪随机数值序列以及该第二随机或伪随机数值序列生成扩展频谱时钟信号。`
24.根据权利要求21所述的方法，进一步包括: 在数值集合中追踪该随机或伪随机数值序列；并且 基于之前数值集合的相位累加效果生成下一个数值集合。
25.根据权利要求21所述的方法，其中该随机或伪随机数值序列包括时钟信号的标称频率的正和负偏移的序列。
26.根据权利要求21的方法，其中该随机或伪随机数值序列包括数值集合，该数值集合包括后跟具有相反极性的相同大小的数值的随机数值。
【文档编号】H03L7/18GK103825608SQ201310082825
【公开日】2014年5月28日 申请日期:2013年3月15日 优先权日:2012年3月16日
【发明者】N.达达尔特, W.格罗利奇, P.普里德尼希 申请人:英飞凌科技股份有限公司