一种压控振荡器电路的制作方法
【专利摘要】本发明提供了一种压控振荡器电路，属于集成电路领域。该压控振荡器电路包括由MOS管N1、N2、N3、P1以及电阻R1构成的压控电流产生电路和由差分反相模块DNV1、DNV2、DNV3、DNV4以及比较器CMP构成的电流控制振荡器模块。本发明在压控电压为零时，振荡器也能有一固定的振荡频率。这就大大减小了振荡器的频率随压控电压的变化范围，也就是减小了压控振荡器的调谐曲线增益，大大降低了压控振荡器的输出噪声和抖动。而且，本发明采用了四级延迟单元电路，在每一级的输出上都有二极管连接的NMOS管进行输出电压限制，这样就大大降低了每级电路的增益要求和输出电压范围，从而降低了输出噪声。
【专利说明】一种压控振荡器电路
【技术领域】
[0001 ] 本发明属于集成电路领域，特别涉及一种压控振荡器电路。
【背景技术】
[0002]随着通信技术的飞速发展，压控振荡器已成为集成电路领域的研究热点之一，它能够为频率综合器提供频率综合信号，还可以为混频器产生本地振荡信号。
图1为现有压控振荡器的电路图。电路中，NMOS管NI栅极接输入电压VCTRL，源极通过电阻Rl接到地，漏极接节点I_IC0 ；PM0S管Pl的栅极和漏极都接到节点I_IC0，PMOS管Pl的源极接电源VDD ;电流控制反相模块INV1、INV2、INV3的偏置电流端ib都接到节点1_ICO,电流控制反相模块INVl的输入in接压控振荡器的输出端V0，输出out接电流控制反相模块INV2的输入；电流控制反相模块INV2的输出out接电流控制反相模块INV3的输入in ;电流控制反相模块INV3的输出out接压控振荡器的输出端V0。这种传统的压控振荡器，当压控电压上升时，流过三个反相器的电路增大，从而使得压控振荡器的输出频率上升。
这种现有的压控振荡器，在压控电压为O导致流过PMOS管Pl的偏置电流为O时，振荡频率也为O。这就使得振荡器的频率随压控电压的变化范围比较大，导致了压控振荡器比较大的调谐曲线增益Kvco。而一般情况下，在压控电压上会有一定大小的纹波，所以大的调谐曲线增益Kvco会导致压控振荡器的输出噪声和抖动比较大，对其性能有不利的影响。而且，由于现有压控振荡器由三级电流控制反相模块构成，每一级的输出电压范围为全摆幅的整个电源电压范围，这导致了压控振荡器的输出噪声比较大。
【发明内容】
[0003]有鉴于此，本发明提供了一种压控振荡器电路，以减小压控振荡器的调谐曲线增益Kvco以及降低压控振荡器的输出噪声。
一种压控振荡器电路，包括由MOS管N1、N2、N3、Pl以及电阻Rl构成的压控电流产生电路和由差分反相模块DNVl、DNV2、DNV3、DNV4以及比较器CMP构成的电流控制振荡器模块；
其中，NMOS管NI栅极接输入电压VCTRL，源极通过电阻Rl接到地，漏极接节点I_IC0 ；PMOS管Pl的栅极和漏极都接到节点I_IC0，PMOS管Pl的源极接电源VDD ；NM0S管N2的栅极接输入电流端IBIAS，源极接地，漏极接节点I_IC0 ;NM0S管N3的栅极和漏极都接到输入电流端IBIAS，源极接地；差分反相模块DNVl的正输入端inp接差分反相模块DNV4的正输出端νορ，并接到比较器CMP的正输入端ip，差分反相模块DNVl的负输入端inn接到差分反相模块DNV4的负输出端von，并接到比较器CMP的负输入端in，差分反相模块DNV1、DNV2、DNV3、DNV4的偏置电流端ib都接到节点I_IC0 ;差分反相模块DNVl的负输出端von接差分反相模块DNV2的正输入端inp，差分反相模块DNVl的正输出端νορ接差分反相模块DNV2的负输入端inn ;差分反相模块DNV2的负输出端von接差分反相模块DNV3的正输入端inp，差分反相模块DNV2的正输出端νορ接差分反相模块DNV3的负输入端inn ;差分反相模块DNV3的负输出端von接差分反相模块DNV4的正输入端inp，差分反相模块DNV3的正输出端νορ接差分反相模块DNV4的负输入端inn ；比较器CMP的输出端out接输出V0。进一步的，所述输入电流端IBIAS输入的是一个不随电源电压和温度变化的电流。
进一步的，所述差分反相模块DNVl?DNV4为双端输出的差分放大电路。其中，PMOS管Pll的栅极接输入电流偏置端ib，源极接电源电压VDD，漏极接节点A ；PM0S管P12的栅极接输入电流偏置端ib，源极接电源电压VDD，漏极接节点B ；PM0S管P13的栅极接差分反相模块的正输入端inp，源极接节点B，漏极接差分反相模块的负输出端von ；PM0S管P14的栅极接差分反相模块的负输入端inn，源极接节点B，漏极接正输出端vop ;NM0S管Nll的栅极和漏极都接节点A，源极接地；NM0S管N12的栅极接节点A，漏极接差分反相模块的负输出端von，源极接地；NM0S管N13的栅极和漏极都接差分反相模块的负输出端von，源极接地；NM0S管N14的栅极接差分反相模块的负输出端von，源极和漏极都接地；NM0S管N15的栅极接差分反相模块的正输出端νορ，源极和漏极都接地；NM0S管N16的栅极和漏极都接差分反相模块的正输出端νορ，源极接地；NM0S管N17的栅极接节点A，漏极接差分反相模块的正输出端νορ,源极接地。
进一步的，所述比较器CMP为双端输入单端输出的差分比较器。其中，NMOS管Nlll的栅极接比较器CMP的正输入端ip，漏极接节点E，源极接地；NM0S管NI 12的栅极接比较器CMP的负输入端in，漏极接比较器CMP的输出out，源极接地；PM0S管Plll的栅极和漏极都接节点E，源极接电源VDD ；PM0S管Pl 12的栅极接节点E，漏极接比较器CMP的输出out，源极接电源VDD。
本发明提供的压控振荡器与传统的压控振荡器相比，在压控电压为零时也能有一路固定的偏置电流流过PMOS管P1，使得压控振荡器这时也能有一固定的振荡频率。这就大大减小了振荡器的频率随压控电压的变化范围，也就是减小了压控振荡器的调谐曲线增益Kvco，大大降低了压控振荡器的输出噪声和抖动，提高了性能。而且，本发明采用了四级延迟单元电路，在每一级的输出上都有二极管连接的NMOS进行输出电压限制，这样就大大降低了每级电路的增益要求和输出电压范围，从而降低了输出噪声。
【专利附图】
【附图说明】
[0004]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的压控振荡器的电路图。
图2为本发明提供的压控振荡器的电路图。
图3为本发明中的差分反相模块DNVl?DNV4的电路图。
图4为本发明中的比较器CMP的电路图。
【具体实施方式】
[0005]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种压控振荡器电路，如图2所示，包括由MOS管N1、N2、N3、P1以及电阻Rl构成的压控电流产生电路和由差分反相模块DNV1、DNV2、DNV3、DNV4以及比较器CMP构成的电流控制振荡器模块；其中，NMOS管NI栅极接输入电压VCTRL，源极通过电阻Rl接到地，漏极接节点I_IC0 ；PM0S管Pl的栅极和漏极都接到节点I_IC0，PMOS管Pl的源极接电源VDD ；NM0S管N2的栅极接输入电流端IBIAS，源极接地，漏极接节点I_IC0 ;NM0S管N3的栅极和漏极都接到输入电流端IBIAS，源极接地；差分反相模块DNVl的正输入端inp接差分反相模块DNV4的正输出端νορ，并接到比较器CMP的正输入端ip，差分反相模块DNVl的负输入端inn接到差分反相模块DNV4的负输出端von，并接到比较器CMP的负输入端in，差分反相模块DNVl、DNV2、DNV3、DNV4的偏置电流端ib都接到节点I_IC0 ;差分反相模块DNVl的负输出端von接差分反相模块DNV2的正输入端inp，差分反相模块DNVl的正输出端νορ接差分反相模块DNV2的负输入端inn ;差分反相模块DNV2的负输出端von接差分反相模块DNV3的正输入端inp，差分反相模块DNV2的正输出端νορ接差分反相模块DNV3的负输入端inn ;差分反相模块DNV3的负输出端von接差分反相模块DNV4的正输入端inp，差分反相模块DNV3的正输出端νορ接差分反相模块DNV4的负输入端inn ；比较器CMP的输出端out接输出V0。
作为本发明的实施例，所述输入电流端IBIAS输入的是一个不随电源电压和温度变化的电流。当压控电压为零，由压控电压产生的偏置电流为零时，输入电流端IBIAS就为差分反相模块DNVl?DNV4提供偏置电流。
作为本发明的实施例，如图3所示，所述差分反相模块DNVl?DNV4均为双端输出的差分放大电路，它的主要作用是对两个差分输入信号进行放大输出；其中，PMOS管Pll的栅极接输入电流偏置端ib，源极接电源电压VDD，漏极接节点A ；PM0S管P12的栅极接输入电流偏置端ib，源极接电源电压VDD，漏极接节点B ；PM0S管P13的栅极接差分反相模块的正输入端inp，源极接节点B，漏极接差分反相模块的负输出端von ；PM0S管P14的栅极接差分反相模块的负输入端inn，源极接节点B，漏极接正输出端vop ;NM0S管Nll的栅极和漏极都接节点A，源极接地；NM0S管N12的栅极接节点A，漏极接差分反相模块的负输出端von，源极接地；NM0S管N13的栅极和漏极都接差分反相模块的负输出端von，源极接地；NM0S管N14的栅极接差分反相模块的负输出端von，源极和漏极都接地；NM0S管N15的栅极接差分反相模块的正输出端νορ，源极和漏极都接地；NM0S管N16的栅极和漏极都接差分反相模块的正输出端νορ，源极接地；NM0S管N17的栅极接节点A，漏极接差分反相模块的正输出端νορ，源极接地。在本实施例的差分反相模块中，PMOS管Pll和Ρ12为差分反相模块提供电流源；NMOS管Ν14和Ν15为MOS电容，起到稳定输出电压的作用；与常规的误差放大器相比，该差分反相模块最大的差别在于引入了 NMOS管Ν13和Ν16，这两个二极管连接的mos管起到了限制输出电压的作用，对降低输出噪声大大有利。
作为本发明的实施例，如图4所示，所述比较器CMP为双端输入单端输出的差分比较器；其中，NMOS管Nlll的栅极接比较器CMP的正输入端ip，漏极接节点E，源极接地；NM0S管NI 12的栅极接比较器CMP的负输入端in，漏极接比较器CMP的输出out，源极接地；PM0S管Plll的栅极和漏极都接节点E，源极接电源VDD ;PM0S管P112的栅极接节点E，漏极接比较器CMP的输出out，源极接电源VDD。这种比较器与传统的比较器相比，不需要偏置电流的输入，电路结构更加简单，有利于缩小芯片的面积。
本发明提供的压控振荡器电路，与传统的压控振荡器相比，在压控电压为零的时候也能有一路固定的偏置电流流过PMOS管P1，使得压控振荡器这时也能有一固定的振荡频率。随着压控电压的上升，流入差分反相模块DNVl?DNV4的偏置电流就越大，从而振荡器的振荡频率就越高。由于压控电压为零时，也能有一固定振荡频率，这就大大减小了振荡器的频率随压控电压的变化范围，也就是减小了压控振荡器的调谐曲线增益Kvco，大大降低了压控振荡器的输出噪声和抖动，提高了性能。而且，本发明采用了四级延迟单元电路，在每一级的输出上都有二极管连接的NMOS进行输出电压限制，这样就大大降低了每级电路的增益要求和输出电压范围，从而降低了输出噪声。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种压控振荡器电路，其特征在于，包括由MOS管N1、N2、N3、P1以及电阻Rl构成的压控电流产生电路和由差分反相模块DNV1、DNV2、DNV3、DNV4以及比较器CMP构成的电流控制振荡器模块； 其中，NMOS管NI栅极接输入电压VCTRL，源极通过电阻Rl接到地，漏极接节点I_IC0 ；PMOS管Pl的栅极和漏极都接到节点I_IC0，PMOS管Pl的源极接电源VDD ；NM0S管N2的栅极接输入电流端IBIAS，源极接地，漏极接节点I_IC0 ;NM0S管N3的栅极和漏极都接到输入电流端IBIAS，源极接地；差分反相模块DNVl的正输入端inp接差分反相模块DNV4的正输出端νορ，并接到比较器CMP的正输入端ip，差分反相模块DNVl的负输入端inn接到差分反相模块DNV4的负输出端von，并接到比较器CMP的负输入端in，差分反相模块DNV1、DNV2、DNV3、DNV4的偏置电流端ib都接到节点I_IC0 ;差分反相模块DNVl的负输出端von接差分反相模块DNV2的正输入端inp，差分反相模块DNVl的正输出端νορ接差分反相模块DNV2的负输入端inn ;差分反相模块DNV2的负输出端von接差分反相模块DNV3的正输入端inp，差分反相模块DNV2的正输出端νορ接差分反相模块DNV3的负输入端inn ;差分反相模块DNV3的负输出端von接差分反相模块DNV4的正输入端inp，差分反相模块DNV3的正输出端νορ接差分反相模块DNV4的负输入端inn ；比较器CMP的输出端out接输出V0。
2.如权利要求1所述的压控振荡器电路，其特征在于，所述输入电流端IBIAS输入的是一个不随电源电压和温度变化的电流。
3.如权利要求1所述的压控振荡器电路，其特征在于，所述差分反相模块DNVfDNV4均为双端输出的差分放大电路；其中，PMOS管Pll的栅极接输入电流偏置端ib，源极接电源电压VDD，漏极接节点A ；PM0S管P12的栅极接输入电流偏置端ib，源极接电源电压VDDjf极接节点B ；PM0S管P13的栅极接差分反相模块的正输入端inp，源极接节点B，漏极接差分反相模块的负输出端von ;PM0S管P14的栅极接差分反相模块的负输入端inn，源极接节点B，漏极接正输出端vop ；NM0S管Nll的栅极和漏极都接节点A，源极接地；NM0S管N12的栅极接节点A，漏极接差分反相模块的负输出端von，源极接地；NM0S管N13的栅极和漏极都接差分反相模块的负输出端von，源极接地；NMOS管N14的栅极接差分反相模块的负输出端von,源极和漏极都接地；NM0S管N15的栅极接差分反相模块的正输出端νορ，源极和漏极都接地；NM0S管N16的栅极和漏极都接差分反相模块的正输出端νορ，源极接地；NM0S管N17的栅极接节点A，漏极接差分反相模块的正输出端νορ，源极接地。
4.如权利要求1所述的压控振荡器电路，其特征在于，所述比较器CMP为双端输入单端输出的差分比较器；其中，NMOS管Nlll的栅极接比较器CMP的正输入端ip，漏极接节点E，源极接地；匪05管附12的栅极接比较器CMP的负输入端in，漏极接比较器CMP的输出out，源极接地；PM0S管Plll的栅极和漏极都接节点E，源极接电源VDD ；PM0S管Pl 12的栅极接节点E，漏极接比较器CMP的输出out，源极接电源VDD。
【文档编号】H03B5/32GK104184416SQ201410421037
【公开日】2014年12月3日 申请日期:2014年8月25日 优先权日:2014年8月25日
【发明者】林剑辉 申请人:长沙瑞达星微电子有限公司