复系数希尔伯特带通滤波器分数倍采样率转换方法

复系数希尔伯特带通滤波器分数倍采样率转换方法
【专利摘要】本发明提出的一种复系数希尔伯特带通滤波器分数倍采样率转换方法，是用工程仿真设计软件MATLAB设计一个采样率为L*fsi的实系数带通滤波器，然后使用MATLAB中提供的希尔伯特变换函数，将冲激响应实数序列hr(n)变换为冲激响应复数序列hc(n)，并以hc(n)作为希尔伯特带通滤波器的复系数；并得到L相子滤波器复系数，然后在FPGA中使用通用有限长单位冲激响应FIR滤波器的实现结构来实现L相子滤波器，构成L倍采样率增加的并行插值滤波结构；利用先进先出的数据缓存器FIFO写操作实现M倍抽取速率变换，通过对FIFO在采样率fsi的钟域中独立写操作和在输出采样率fso＝(L/M)*fsi的钟域独立读操作，隔离fsi和fso两时钟域间直接的数据传递，实现分数速率L/M变换。
【专利说明】复系数希尔伯特带通滤波器分数倍采样率转换方法

【技术领域】
[0001]本发明涉及数字信号处理系统中宽带复信号处理的复系数希尔伯特带通滤波器，尤其是利用复系数希尔伯特带通滤波器进行分数倍采样率转换的方法。

【背景技术】
[0002]在现有技术中，采速率转换技术也叫重采样技术，是软件无线电数字信号处理中的一项关键技术，应用非常广泛。采样率是单位时间(比如每秒钟)对模拟信号波形的采样次数，采样率越高，用采样得到的数字信号表示原模拟信号失真越小。采用高的采样率，虽然表示模拟信号失真小，但是单位时间的数据量大，意味着需要的存储空间大，而且给后续数字信号处理提出高的硬件要求。反之，采用低的采样率，单位时间的数据量小，节省存储空间，但与原始波形的失真大。根据采样定理，对低通信号，在进行模拟/数字信号的转换过程中，只要采样频率大于信号中最高频率的2倍时，采样之后的数字信号完整地保留了原始信号中的信息，从频域讲就是频谱无采样混叠，所以不必使用太高的采样率。对带通信号，模拟/数字信号转换过程通常采用欠采样率，就是采样率低于模拟信号的最高频率，根据带通采样定理，使用带通采样定理所约束的采样率来采样模拟信号，得到的数字信号同样完整地保留了原始信号中的信息，频谱无采样混叠，所以也不需要太高的采样率。采样率的转换可以改变信号过渡带宽度的相对于采样率的比值，从而改变对模拟滤波器阶数的需求；采样率的转换也用于数字系统进行信号处理过程中，信号带宽变化时可以使用最佳的采样率，以减小信号处理的计算压力。
[0003]分数倍采样率转换是在多抽样率信号处理中一类比较重要的应用。现有技术对分数倍采样率转换的研宄很多，L/M倍的抽样率转换通过一个L倍内插和M倍抽取的串联实现。分数倍采样率转换必须先内插再抽取才能保证中间处理过程不丢失信息。但先内插再抽取的弊端是滤波器工作在高采样率下运算效率较低。在欠采样下进行分数倍抽样率转换时，如果先抽取，则不满足奈奎斯特采样定理的条件，中间处理过程一定会造成基带信号的丢失，这样再内插后丢失的信号仍然得不到恢复，从而造成采样信号的失真；如果先内插，将采样率提高，再抽取降采样，就可以有效地避免基带信号丢失的现象。
[0004]实现数字信号的采样率转换有两种不同的方法。第一种方法是用DAC将数字信号转换回模拟信号，然后用带有适当防混叠滤波器的ADC以期望速率对此模拟信号进行数字化。该过程中，所有固有的量化与混叠误差使信号质量进一步退化。第二种方法完全在数字域内进行，以合理的插值和抽取因数执行采样率转换，该方法没有固有量化误差和混叠误差的叠加。对需要实现L/M分数倍采样率转换情况，需要内插和抽取级联。内插要使序列x(n)的采样率fs(1提高整数L倍，最简单的方法是在X (η)序列每相邻两个采样点之间插入L-1个零值，输出y (η)序列采样率提高了 L倍，即Υ(η)的输出采样率为Lfstl。从频谱角度看，输出信号的频谱被压缩了 L倍，由此就有L-1个镜像频谱，因此要在上采样之后加一个抗镜像滤波器。抽取要使序列y (η)的采样率Lfstl降低整数M倍，直接的方法是对序列y(n)每隔M个保留一个，输出序列中z(n)序列采样率降低了 M倍，S卩ζ (η)的输出采样率为Lfs(1/M。从频谱角度看，抽取输出信号的频谱被扩张了 M倍，如果抽取前的信号频谱不作限制，就会在扩张中产生频谱混叠。为消除抽取混叠，方法对待抽取的信号y(n)是先经过抗抽取混叠滤波器滤波。由上述论述知实现插值和抽取级联中需要插值抗镜像滤波器和抗抽取混叠滤波器，而这两个滤波器的位置是对y (η)先后的级联滤波，可以将内插和抽取的滤波器合二为一，这叫抗镜像抗混叠滤波器综合。显然抗镜像抗混叠滤波器的设计是整个分数倍采样率转换过程中保持信号特性不变的关键步骤。
[0005]目前对分数倍采样率转换最直接的方法就是首先将输入采样频率为fsi的信号X (η)以整数倍L内插，得到采样率频率为L*fsi的中间信号，然后对中间信号进行滤波，滤除不需要的插值镜像频谱，再对插值滤波后的信号进行整数M倍的抽取，从而实现采样率L/M的变换，得到采样率为fs。= (L/M) Jt出信号y (η)。在大多数情况下，需要进行采样率转换的信号是带宽小于第一奈奎斯特频率(1/2采样率)fsi/2的低通实信号或零中频复信号，这时插值滤波器只需使用具有双边带滤波特性的实系数滤波器就可以完全抑制插值镜像。但是在输入信号是非零中频宽带信号的情况下，通常用复信号表示信号，因为复信号在采样率fsi下可以正确表示非零中频且频谱可以超过第一奈奎斯特频率f Jl的宽带信号，有利于降低正确表达宽带信号所使用的采样率。对非零中频的复宽带信号即复宽带带通信号，在进行分数倍数L/M的采样率转换中，由于频谱超过第一奈奎斯特频率fsi/2，如果插值滤波器使用具有双边带滤波特性的实系数带通滤波器，则无法完全滤除插值后信号的镜像频谱。
[0006]参见图5。在相控阵数字波束形成系统中，从系统硬件平台规模和成本考虑，数模转换器ADC和模数转换器DAC通常选择普通器件。数模转换器ADC输出的数字信号和模数转换器DAC输入的数字信号均为实信号。系统中要求将由基带分系统产生的中心频率为70MHz，带宽为10MHz的模拟信号Xi (t)通过信号处理变换成中心频率为140MHz、带宽为10MHz的模拟信号X0 (t)。ADC采样Xi (t)得到采样率为300MHz、中频为70MHz、带宽为10MHz的实带通数字信号Xi(Ii),通过正交变频和高通滤波预处理得到采样率为300MHz、中频为140MHz、带宽为10MHz的复带通数字信号xe(n)。在300MHz采样率下xe(n)为单边带频谱，无频谱混叠。但如果直接将X。(η)的实部送DAC转换输出xjt)，那么xjt)中超过第一耐奎斯特频率的信号将折叠引起信号混叠。
[0007]参见图6。根据采样定理，为了产生实带通信号X。(t)，理论上要求DAC的采样率大于380MHz。为与输入采样率300MHz有简单倍数关系，选取450MHz作为DAC的采样率。这就需要将300MHz采样率的复带通数字信号xe(n)变换成450MHz采样率的复带通数字信号X0(η) ο虽然通过3/2分数倍插值可以实现这种采样率变换。但通常对插值后的复信号使用实系数带通滤波器进行滤波，不能完全抑制插值产生的镜像频谱，所以滤波输出的复信号取实部作为实带通信号送DAC，这将存在插值镜像频谱混叠。
[0008]上述描述的实系数带通滤波器不能完全滤除插值镜像频谱，需要设计幅度频率响应为单边带特性的带通滤波器。在现有技术中，希尔伯特变换可以将一个具有双边带频谱特性的实信号变换成具有单边带频谱特性的复信号。希尔伯特滤器是指在时域对实信号进行希尔伯特变换的FIR(有限冲激响应)滤波器。通常利用冲激响应为实序列hx (η)的希尔伯特滤波器，将实信号& (n) ghx(n)滤波实现希尔伯特变换，得到新的实信号Xi (η)。以xr (η)作实部、Xi (η)作虚部构成一个复信号X。(n) = xr (n)+J-^xi (η), xc (η)称该复信号为Xr(η)对应的解析信号。解析信号X。(η)具有单边带频谱特性，易于用来测量信号的幅度、相位和频率，以及在许多信号处理中比^(η)更加易于处理。根据信号与系统等效原理，实系数带通滤波器特性由其实序列冲激响应信号hjn)完全表征。hjn)序列信号有双边带特性，所以匕(η)对应的实系数带通滤波器具有双边带幅度频率响应特性，不能完全滤除插值镜像频谱。


【发明内容】

[0009]本发明的目的是针对上述现有技术信号处理中存在的问题，提供一种对宽带复信号从输入采样率fsi到输出采样率f s。= (L/M) *f 31的L/M倍插值采样率变换实现方法，以解决在带通复信号插值过程中使用一般实系数带通滤波器无法完全抑制镜像频谱的问题。
[0010]本发明解决其技术问题所采用的技术方案是:一种复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于包括如下步骤:
①在现场可编程门阵列FPGA输入输出端并联数模转换器ADC和模数转换器DAC构成的复系数希尔伯特带通滤波器分数倍采样率转换系统中，用工程仿真设计软件MATLAB的滤波器设计函数f irpm，设计一个采样率为L*fsi具有双边带幅度频率响应特性的实系数带通滤波器:将设计所需滤波特性参数输入firpm函数，该函数返回实系数带通滤器冲激响应实数序列(η);然后
②使用MATLAB中提供的希尔伯特变换函数hilbert，将冲激响应实数序列hjn)变换为冲激响应复数序列hjn):应用希尔伯特变换将实系数带通滤波器的冲激响应实数序列hr (η)经过希尔伯特变换得到新的冲激响应实数序列Iii (η),然后由hjn)和Iii (η)构成冲激响应复数序列hjn) = hr (n)+j^hi (η)，并以hjn)作为希尔伯特带通滤波器的复系数；
③再将冲激响应复数序列hjn)顺序抽取分成L相子复数序列，以该L相子复数序列分别作系数得到L相子滤波器复系数，然后在FPGA中使用通用有限长单位冲激响应FIR滤波器的实现结构来实现L相子滤波器，构成L倍采样率增加的并行插值滤波结构；
④由写控制逻辑模块和FIFO模块构成具有抽取功能的抽取电路，抽取电路对并行插值滤波结构的输出结果每隔M-1个保留一个值，使采样率L*fsi降到L*f Si/M，利用先进先出的数据缓存器FIFO写操作实现M倍抽取速率变换，通过对FIFO在采样率fsi的钟域中独立写操作和在输出采样率fs。= (L/M) *f si的钟域独立读操作，隔离f 31和f s。两时钟域间直接的数据传递，实现分数速率L/M变换，其中L、M为自然数，取值为互质的整数，η为整数，取值0，1，2，3，……，j为虚数单位。
[0011]本发明相比于现有技术具有如下有益效果:
本发明应用希尔伯特变换，将实系数带通滤波器的实序列冲激响应信号hjn)经过希尔伯特变换得到新的实序列冲激响应信号h (η)，然后由hjn)和4(11)构成复数序列冲激响应信号h。(η) [^(!^+^!^(!^，具有单边带频谱特性’且用!!。^!)作为系数的滤波器也就具有单边带幅度频率响应特征。将该滤波器称为复系数希尔伯特带通滤波器，也是下面实现插值结构的原型滤波器。该复系数希尔伯特带通滤波器的特征是具有单边带幅度频率响应的滤波特性，可以完全滤除输入信号插值后信号中的所有镜像信号频谱。
[0012]本发明使用MATLAB中提供的希尔伯特变换函数，不是通常的将实信号变换为解析信号使用方法，而是将具有双边带幅度频率响应特性的实系数带通滤波器冲激响应实序列变换成具有单边带幅度频率响应特性的复系数带通滤波器冲激响应复序列。使用此复系数带通滤波器对插值信号滤波解决了实系数带通滤波器滤波无法完全滤除插值后镜像频谱的问题。
[0013]本发明对用复系数希尔伯特带通滤波器系数构成的L倍采样率插值滤波结构进行了改进，使得L相子滤波器系数具有对称特性。在数字信号处理的FPGA实现技术中，通常在实现具有对称性系数的滤波器时，可以有效减少FPGA中硬件资源的占用，特别是FPGA中的数字信号处理器DSP资源的占用。
[0014]本发明在FPGA中巧妙地利用先进先出的数据缓存器FIFO写操作实现了 M倍抽取速率变换，同时通过对FIFO在频率为输入采样率fsi的钟域中独立写操作和在频率为输出采样率fs。= (L/M)*fsi的钟域独立读操作，隔离了 fsjPfs。两时钟域间直接的数据传递，解决了数字电路设计中不同钟域间交互数据的问题。
[0015]本发明利用希尔伯特变换技术将双边带实系数带通滤波器变换成单边带复系数希尔伯特带通滤波器，有效地滤除了插值过程产生的所有镜像频谱；采用高效的多相并行插值结构及巧妙的实现方式，使插值计算过程在低频率时钟域中进行，有效降低了对硬件资源及处理速度的要求；对跨时钟域数据交换也提出了一种稳健的解决方法。这些技术在数字信号处理的硬件实现中都有很重要的应用。结果表明，本发明有效地解决了分数倍采样率变化中传统实系数带通滤波器双边带特性无法完全滤除镜像频谱的问题。
[0016]本发明的实现方法有效节约滤波器硬件资源；降低了对硬件处理速度的要求；对跨时钟域数据交换也提出了一种稳健的解决方法。

【专利附图】

【附图说明】
[0017]下面结合附图和实施实例对本发明进一步说明。
[0018]图1是本发明复系数希尔伯特带通滤波器分数倍采样率转换系统的信号处理示意图。
[0019]图2是图1复系数希尔伯特带通滤波器分数倍速率变换结构的信号处理流程框图。
[0020]图3是图2信号处理流程框图中信号序列插及值抽取采样率变换原理示意图。
[0021]图4是图2中重构子滤波器和子滤波器输出重组功能原理示意图。
[0022]图5是图1实施举例中由信号预处理模块输出复信号及其实部信号频谱示意图。
[0023]图6是实施例中采用实系数带通滤波器作插值滤波器进行分数倍采样率变换过程中信号频谱示意图。
[0024]图7是实施例中采用复系数希尔伯特带通滤波器作插值滤波器进行分数倍采样率变换过程中信号频谱示意图。
[0025]图8是图1中信号预处理模块信号处理流程示意图。

【具体实施方式】
[0026]在图1描述的现场可编程门阵列FPGA输入输出端并联数模转换器ADC和模数转换器DAC构成的复系数希尔伯特带通滤波器分数倍采样率转换系统中，根据本发明，可以采用工程仿真设计软件MATLAB的滤波器设计函数firpm，设计一个采样率为L*fsi具有双边带幅度频率响应特性的实系数带通滤波器，将设计所需滤波特性参数输入firpm函数，该函数返回实系数带通滤器冲激响应实数序列b(η)，η为整数，取值O，1，2，3，……;然后使用MATLAB中提供的希尔伯特变换函数hilbert，将冲激响应实数序列hjn)变换为复数序列，
应用希尔伯特变换将实系数带通滤波器的实序列冲激响应信号hjn)经过希尔伯特变换得到新的实序列冲激响应信号Iii (η)，然后由hjn)和比(11)构成复数序列冲激响应信号hjn) = hr (n)+Phi(Ii)，j为虚数单位，其中Iii (η)为hr(n)的希尔伯特变换序列。以复数序列冲激响应信号h。(η)作为希尔伯特带通滤的波器的复系数；再将复序列h。(η)顺序抽取分成L相子复序列，以该L相子复序列分别作系数得到L相子滤波器系数，然后在FPGA中用通用的FIR(有限长单位冲激响应)滤波器实现结构来实现L相子滤波器构成L倍采样率的并行插值滤波结构，在输入采样率fsi下，ADC采样输入的实信号通过正交变频和滤波处理输出采样率fsi的复信号，同时经过L相子滤波器进行滤波运算，计算出L个值，根据多相插值理论，这L个值就是经采样率fsi到L*f 31的L倍插零和滤波后的L个输出值；由写控制逻辑模块和FIFO模块构成具有抽取功能的抽取电路对并行插值滤波结构的输出结果每隔M-1个保留一个值，使采样率L*fsi降到L*f Si/M，实现了分数速率L/M变换，其中L、M为自然数，取值为互质整数。
[0027]在本发明相控阵数字波束形成系统的宽带信号处理的一个应用实施例中，从所在系统硬件平台规模和成本考虑，数模转换器ADC和模数转换器DAC可以采用通常选择普通器件。数模转换器ADC输出的数字信号和模数转换器DAC输入的数字信号均为实信号。系统中要求将由基带分系统产生的中心频率为70MHz，带宽为10MHz的模拟信号Xi (t)通过信号处理变换成中心频率为140MHz、带宽为10MHz的模拟信号X()(t)。ADC采样Xi (t)得到采样率为300MHz、中频为70MHz、带宽为10MHz的实带通数字信号Xi (η)，通过正交变频和高通滤波预处理得到采样率为300MHz、中频为140MHz、带宽为10MHz的复带通数字信号xe(n)。在300MHz采样率下X。(η)为单边带频谱，无频谱混叠。但如果直接将χ。(η)的实部送DAC转换输出X()(t)，那么X()(t)中超过第一耐奎斯特频率的信号将折叠引起信号混叠，参见图5。根据采样定理，为了无混叠产生实带通信号X()(t)，DAC的采样率理论上大于380MHz ο为与输入采样率300MHz有简单倍数关系，选取450MHz作为DAC的采样率。需要将300MHz采样率的复带通数字信号xe(n)变换成450MHz采样率的复带通数字信号X()(n)。虽然通过3/2分数倍插值可以实现这种采样率变换。但通常对插值后的复信号使用实系数带通滤波器进行滤波，不能完全抑制插值产生的镜像频谱，所以滤波输出的复信号取实部作为实带通信号送DAC，这将存在插值镜像频谱混叠，参见图6。
[0028]参见图7。本发明使用具有单边带幅度频率响应特性的复系数希尔伯特滤波器来实现插值滤波，可以完全抑制插值过程的镜像频谱，保证信号无混叠输出。
[0029]参阅图2、图3、图4。本发明中关键模块是希尔伯特插值滤波器的设计和实现。需进行以下步骤:
步骤1，在通用计算机上，使用工程仿真设计软件MATLAB提供的滤波器设计函数firpm，设计一个采样率为900MHz、中心频率为140MHz、带宽为10MHz的实带通滤波器。firpm函数根据输入的设计所需滤波特性参数返回实带通滤器冲激响应实数序列& (η)，η取值为整数0，I, 2，3，……23。然后使用MATLAB中提供的希尔伯特变换函数hilbert，将冲激响应实数序列变换为复数序列h。(η)=匕(11)+」*比(11)，其中比(11)为h>)的希尔伯特变换序列，j为虚数单位，以h。(η)作系数的滤波器就是复系数希尔伯特带通滤波器，为下面实现插值结构的原型滤波器。该复系数希尔伯特带通滤波器的特征是具有单边带幅度频率响应的滤波特性，可以完全滤除输入信号插值后信号中的所有镜像信号频谱。
[0030]步骤2，在步骤I基础上设计具有对称特性的三相插值滤波器结构。步骤I中以hjn)作系数的复系数希尔伯特带通滤波器得到的三相插值滤波器结构中，hjn)=匕(n)+^hi(Ii)具有共轭对称特性，即实部匕(η)具有偶对称性，虚部Iii (η)具有奇对称性。为清楚说明hjn)的共轭对称性及三相插值结构中各子滤波器冲激响应序列对称性的设计，原型滤波器的hjn)的阶数以24阶为例，其冲激响应序列如下:
hc(n) = {h(0)，h(l)，h(2)，h(3)，h(4)，h(5)，h(6)，h(7)，h(8)，h(9)，h(10)，h(ll)，h*(11)，h* (10)，h* (9)，h* ⑶，h* (7)，h* (6)，h* (5)，h* ⑷，h* ⑶，h* ⑵，h* ⑴，h* (O)}
*表示共轭。
[0031]为了使用he(n)设计出3倍速率插值结构，将h。(η)依次抽取分为三相子滤波器的冲激响应复序列。定义:
第一相子滤波器冲激响应复序列:h0(n) = {h(0)，h(3)，h(6)，h(9)，h*(ll)，h*(8)，h*(5)，h\2)}
第二相子滤波器冲激响应复序列 -Mn) = {h(l)，h(4)，h(7)，h(10)，h*(10)，h*(7)，h*(4)，h\l)}
第三相子滤波器冲激响应复序列:h2(n) = {h(2)，h(5)，h(8)，h(ll)，h*(9)，h*(6)，h*(3)，h*(0)}。
[0032]从h?、h?、h2(n)序列特征可以看出，除了 Mn)保持了共轭对称性外，第一相和第三相子滤波器冲激响应复序列均无对称性。为了在FPGA中设计出具有对称冲激响应复序列的三相子滤波器，重新做如下运算得到重构的三相子滤波器冲激响应复序列，定义:
重构的第一相子滤波器冲激响应复序列:hpCI(n) = Iitl (n)+h2 (η)，具有共轭对称性。
[0033]重构的第二相子滤波器冲激响应复序列:hpl (n) = hi (η)，具有共轭对称性。
[0034]重构的第三相子滤波器冲激响应复序列:hp2(n) = h2 (n)-h^n)，具有反共轭对称性。
[0035]由hp(l (η)、hpl (η)、hp2 (η)构成的三相子滤波器冲激响应复序列要等效原三相子滤波器冲激响应复序列h (n)、Ill (η)、h2 (η)，显然只需要做如下运算:
h0 (n) = (hp0 (η) - hp2 (η) )/2
hi (η) = hpl (η)
h2(n) = (hp0 (n) +hp2 (η)) /2
通过上述三相子滤波器冲激响应复序列的重构过程所构造的三相子滤波器都具有对称系数，
同时通过对hp(l (η)、hpl (η)、hp2 (η)的重新组合运算，又保证了 hQ (η)、Ii1 (η)、h2 (n)复序列的恢复。由上重构得到的子滤波器冲激响应复序列和重组运算过程，可以得到图3所示的三相插值滤波器结构。
[0036]步骤3，如图2示，将步骤2中设计的三相子滤波器冲激响应复序列hp(l (n)、hpl (η)、hp2 (η)在FPGA中作通用FIR滤波器系数实现三相对称系数的子滤波器模块，分别为子滤波器hpCI(n)模块、子滤波器hpl(n)模块、子滤波器hp2 (η)模块。将ADC米样的信号进行正交变频和高通滤波处理的信号预处理模块输出300MHz采样率的复信号序列X(l、X1, X2, X3……同时送到三相子滤波器进行滤波运算，计算过程如下描述:
参见图2及图4。以下表述中:图2中三相子滤波器模块输出值记为yn，i =0,1,2；j = O, I, 2，…，i为子滤波器序号，j为序列顺序号。yij表示第i相子滤波器输出的第j序号输出值；子滤波器输出重组模块输出第一相插值序列记为a” i = O, I, 2,…；子滤波器输出重组模块输出第二相插值序列记为b” i = O, I, 2,…;子滤波器输出重组模块输出第三相插值序列记为Ci, i = O, I, 2，…；
并行的三相子滤波器进行插值滤波过程如下:
X。输入三相子滤波器分别输出滤波值y1(l、y20, [tl];子滤波器输出重组模块输出ao、b。、C。。
[0037]X1输入三相子滤波器分别输出滤波值y (^y11Ay21;子滤波器输出重组模块输出a P
b1、Ci ο
[0038]X2输入三相子滤波器分别输出滤波值Y ce、yi；1、y；a;子滤波器输出重组模块输出a 2'b2、 c2o
[0039]x3输入三相子滤波器分别输出滤波值y Q3、y13、y；^;子滤波器输出重组模块输出a 3、
b3、 C3O
[0040]随着输入\的顺序输入，三相子滤波器模块及子滤波器输出重组模块并行输出三相序列an、bn、cn。
[0041]由上述三相子滤波器模块及子滤波器输出重组模块运算过程可以看到，每一个300MHz采样率的输入值，上述运算同时得到三个滤波输出值。根据插值理论，这三个值就是输入的300MHz采样率信号对应的模拟信号用900MHz采样率得到的采样值。于是上述功能完成了在300MHz采样率下使用三相滤波器并行运算得到900MHz采样率下采样值的计算，实现了 3倍速率插值。
[0042]步骤4，在FPGA中，三个先进先出缓冲FIFO与子滤波器输出重组模块相连，写控制逻辑模块控制三个FIFO，将三路300MHz速率的信号序列分别有选择地写入对应FIFO。具体操作如下:
参见图2。在X。输入时，FPGA中子滤波器输出重组模块同时送出a。、bQ、c。，写控制逻辑模块控制将％写入FIF0_a和将c ^写入FIF0_c，丢弃b。。
[0043]在七输入时，FPGA中子滤波器输出重组模块同时送出a 1、bp Cl，写控制逻辑模块控制将K写入FIF0_b，丢弃a 1、Cl。
[0044]在&输入时，FPGA中子滤波器输出重组模块同时送出a 2、b2、c2，写控制逻辑模块控制将a2写入FIF0_a和将c 2写入FIF0_c，丢弃b 2。
[0045]在巧输入时，FPGA中子滤波器输出重组模块同时送出a 3、b3、c3，写控制逻辑模块控制将b3写入FIF0_b，丢弃a 3、c3。
[0046]参见图3。随着输入序列X(I;X 1；x 2；x 3；…的顺序输入，三相子滤波器模块及子滤波器输出重组模块并行输出三相序列a0、b0、c0；a c1;a2、b2、c2；a 3、b3、c3；…，{an、bn、cn}序列是使用复系数希尔伯特带通滤波器的插值结构进行3倍插值的并行实现。而写FIFO控制逻辑模块完成了对3倍并行插值序列{an、bn、cn}的2倍抽取功能，即写入FIFO的序列为:a0、cQ、bP a2、c2、b3、…。至此，从输入序列x#采样率300MHz，到写入FIFO的序列的采样率经过了 3倍并行插值和2倍抽取，序列采样率变换到450MHz，完成了 3/2分数采样率的变换。
[0047]步骤5，如图2所示，在步骤4中采样率变换到450MHz的信号序列分别存储在FIF0_a、FIF0_b、FIF0_c中。为了变换到450MHz时钟域中，读控制逻辑模块控制三个FIFO的读出，第一个450MHz时钟从FIF0_a读出aQ，第二个450MHz时钟从FIF0_c读出cQ，第三个450MHz时钟从FIF0_b读出Id1，第四个450MHz时钟从FIF0_a读出a2，第五个450MHz时钟从FIF0_c读出C2，第六个450MHz时钟从FIF0_b读出b3，……。以此顺序重复循环读取。顺序读出三路序列送入数据重组输出模块，在数据重组输出模块中将三路信号序列拼成一路，按顺序a。、Cd、IDpapCpb3......送DAC转换成中心频率为140MHz、带宽10MHz的无频谱混叠的实模拟信号。
[0048]下面对本发明应用的实例信号处理中信号频谱图进行说明:
图5中，子图a是在300MHz采样率下ADC采样的实信号经过正交变频和高通滤波预处理得到的复带通数字信号χ。(η)频谱示意图，子图b是只取χ。(η)实部信号的频谱示意图，可见送DAC输出的χ。(η)实部信号频谱产生了混叠。
[0049]图6中，子图a是复带通数字信号\(η)频谱示意图；子图b是3倍插零后复信号的频谱示意图，可见有两个镜像频谱，分别称第一镜像频谱和第二镜像频谱；子图c是通常实系数带通滤波器的幅度频率响应特性示意图，可见具有双边带滤波特性。子图d是子图b所示3倍插零复信号经过子图c所表达的实系数带通滤波器滤波后复信号的频谱示意图，可见虽然滤除了第一镜像频谱，但是第二镜像频谱还有残留。子图e是对子图d表达信号进行2倍抽取后复信号频谱示意图，在采样率为450MHz下，使用正交复信号表示所需的频率在90MHz?190MHz间信号没有混叠，但有残留镜像频谱。子图f是子图e表达复信号取实部信号的频谱示意图，显然在我们所需信号频率范围产生了残留镜像频谱对有用信号频谱的混叠，这样送DAC输出的模拟信号就不是我们所需信号。
[0050]图7中，子图a、子图b和图6的阐述相同，子图c是本发明中的复系数希尔伯特带通滤波器的幅度频率响应特性示意图，显见具有单边带滤波特性。子图d是子图b所示3倍插零复信号经过子图c所表达的复系数带通滤波器滤波后信号的频谱示意图，可见已经完全滤除了第一和第二镜像频谱。子图e是图d表达信号进行2倍抽取后复信号频谱示意图，可见在450MHz采样率下复信号只剩下所需90MHz?190MHz频率范围信号而无任何频谱混叠。子图f是子图e表达复信号取实部信号的频谱示意图，可见在我们所需频率范围内信号频谱没有任何混叠，这样送DAC输出的模拟信号就是所需的中心频率在140MHz、带宽10MHz的宽带信号，260MHz?310MHz频率范围的信号是实信号正常的镜像频谱。
[0051]图8中，ADC以300MHz采样率进行采样得到的序列r (η)，是频谱中心为70MHz、 带宽为10MHz的实信号。r (η)与DDS (直接数字综合)输出的频率为70MHz的正弦序列Ls (η)和余弦序列Lc (η)进行相乘得到两路混频信号，两路混频信号经过高通滤波器滤除差频信号，输出同相信号I (η)和正交信号Q(n)构成的复信号序列xn，完成正交变频。xn为中心频率在140MHz、带宽10MHz的复信号。
[0052]上面已经说明Yij的含义。
【权利要求】
1.一种复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于包括如下步骤: ①在现场可编程门阵列FPGA输入输出端并联数模转换器ADC和模数转换器DAC构成的复系数希尔伯特带通滤波器分数倍采样率转换系统中，用工程仿真设计软件MATLAB的滤波器设计函数f irpm，设计一个采样率为L*fsi具有双边带幅度频率响应特性的实系数带通滤波器:将设计所需滤波特性参数输入firpm函数，该函数返回实系数带通滤器冲激响应实数序列(η);然后 ②使用MATLAB中提供的希尔伯特变换函数hilbert，将冲激响应实数序列hjn)变换为冲激响应复数序列hjn):应用希尔伯特变换将实系数带通滤波器的冲激响应实数序列hr (η)经过希尔伯特变换得到新的冲激响应实数序列Iii (η),然后由hjn)和Iii (η)构成冲激响应复数序列hjn) = hr (n)+j^hi (η)，并以hjn)作为希尔伯特带通滤波器的复系数； ③再将冲激响应复数序列hjn)顺序抽取分成L相子复数序列，以该L相子复数序列分别作系数得到L相子滤波器复系数，然后在FPGA中使用通用有限长单位冲激响应FIR滤波器的实现结构来实现L相子滤波器，构成L倍采样率增加的并行插值滤波结构； ④由写控制逻辑模块和FIFO模块构成具有抽取功能的抽取电路，抽取电路对并行插值滤波结构的输出结果每隔M-1个保留一个值，使采样率L*fsi降到L*f Si/M，利用先进先出的数据缓存器FIFO写操作实现M倍抽取速率变换，通过对FIFO在采样率fsi的钟域中独立写操作和在输出采样率fs。= (L/M) *f si的钟域独立读操作，隔离f 31和f s。两时钟域间直接的数据传递，实现分数速率L/M变换，其中L、M为自然数，取值为互质的整数，η为整数，取值0，1，2，3，……，j为虚数单位。
2.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:在输入采样率fsi下，ADC采样输入的实信号通过正交变频和滤波处理输出采样率〖31的复信号，同时经过L相子滤波器进行滤波运算，计算出L个值，根据多相插值理论，这L个值就是经采样率4到L*f 31的L倍插零和滤波后的L个输出值。
3.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:L、M取值为互质整数。
4.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:数模转换器ADC输出的数字信号和模数转换器DAC输入的数字信号均为实信号。
5.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:数模转换器ADC采样Xi (t)得到采样率为300MHz、中频为70MHz、带宽为10MHz的实带通数字信号Xi(Ii),通过正交变频和高通滤波预处理得到采样率为300MHz、中频为140MHz、带宽为10MHz的复带通数字信号xe(n)。
6.如权利要求5所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:在300MHz采样率下xjn)为单边带频谱，无频谱混叠。
7.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:以hjn)作系数的复系数希尔伯特带通滤波器得到的三相插值滤波器结构中h。(η)=匕(n)+Phi(Ii)具有共轭对称特性，实部匕(η)具有偶对称性，虚部Iii (η)具有奇对称性。
8.如权利要求1所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:为了使用hjn)设计出3倍速率插值结构，将h。(η)依次抽取分为三相子滤波器的冲激响应复序列。
9.如权利要求8所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:设计的三相子滤波器冲激响应复序列hp(l (η)、hpl (η)、hp2 (η)在FPGA中作通用FIR滤波器系数实现三相对称系数的子滤波器模块，分别为子滤波器hpCI(n)模块、子滤波器hpl (η)模块和子滤波器hp2 (η)模块。
10.如权利要求9所述的复系数希尔伯特带通滤波器分数倍采样率转换方法，其特征在于:随着输入序列Χ(ι;χ1;χ2;χ3;…的顺序输入，三相子滤波器及子滤波器输出重组模块并行输出三相序列aQ、bQ、cQ;a pbp c1;a 2、b2、c2;a 3、b3、c3;…，{an、bn、cn}序列是使用复系数希尔伯特带通滤波器的插值结构进行3倍插值的并行实现，而写FIFO控制逻辑模块完成了对3倍并行插值序列{an、bn、cj的2倍抽取功能，即写入FIFO的序列为叫、c0, b0 a2、c2、b3、…；至此，从输入序列\的采样率300MHz，到写入FIFO的序列的采样率经过了 3倍并行插值和2倍抽取，序列采样率变换到450MHz，完成了 3/2分数采样率的变换。
【文档编号】H03H17/02GK104506161SQ201410534854
【公开日】2015年4月8日 申请日期:2014年10月11日 优先权日:2014年10月11日
【发明者】赵卫东, 刘云阁, 刘田, 俄广西, 冯林高, 晏辉 申请人:中国电子科技集团公司第十研究所