一种限摆率驱动器的制造方法
【专利摘要】本发明属于微电子领域，尤其涉及一种限摆率驱动器。根据本发明提供的限摆率驱动器，通过两个比较器对驱动管的栅极进行驱动控制，配合上拉、下拉开关和电流源对电容的充放电，达到控制输出电压摆率的效果，可以有效减小EMI和电源馈通问题。同时，因为本限摆率驱动器无需采用大电阻，也避免了电阻的温漂效应对输出电压摆率的影响。并且，本限摆率驱动器的电路结构简单，易于实现，在较宽温度变化范围内的输出电压仍能保持稳定的摆率，同时可兼顾速度和摆率的要求。
【专利说明】
一种限摆率驱动器
【技术领域】
[0001]本发明属于微电子领域，尤其涉及一种限摆率驱动器。
【背景技术】
[0002]串行接口电路因为其诞生时间早，使用简单方便，且成本低廉，可以适用于大规模长距离传输等多种原因，一直得到广泛的应用，尤其在工业自动化领域，大量的设备采用各种串行接口电路进行连接。
[0003]理论分析和实验结果表明，较缓的压摆率能有效抑制传输线阻抗不匹配引起的反射，可以减小总线到器件的连接线对信号的影响，简化器件的连接。因此，在设计驱动器时，应当在保证传输速率的前提下，尽量减缓输出信号的压摆率。
[0004]常见的限制输出电压压摆率的方法是通过级联电阻和电容产生一定的延时，改变驱动管输入信号的压摆率，从而实现改变驱动管输出电压的压摆率。图1是现有技术的限摆率驱动器的典型电路，输入信号INPUT经过限流电阻Rl和门电路后分别进入缓冲级I和缓冲级2，缓冲级I的输出信号经过由电阻R2、电容Cl组成的RC延时网络来驱动PMDl驱动管，缓冲级2的输出信号经过由电阻R3、电容C2组成的RC延时网络来驱动NMDl驱动管。通过RC延时来改变驱动管PMDl和NMDl输入信号的电压摆率，实现改变驱动管输出电压压摆率的功能。
[0005]由于压摆率与RC延时成正比例关系，即摆率越大，要求的电阻和电容也越大，在CMOS工艺中，制作大电阻和电容都需要使用很大的芯片面积，因此，该方法不适用于要求压摆率较大的场合。另外，由于电阻本身的温漂效应，当存在较宽的温度变化范围时，电阻的阻值变化较大，会导致输出电压摆率的不稳定。
【发明内容】
[0006]有鉴于此，本发明的目的即在于提供一种限摆率驱动器，以解决现有技术的驱动器需要大电阻、电容才能实现较大摆率，以及在宽温度变化范围内输出电压摆率波动的问题。
[0007]本发明提供的限摆率驱动器，包括:第一比较器A、第二比较器B、开关S1、开关S2、开关S3、开关S4、第一驱动管PMD及电容Cp、第二驱动管NMD及电容Cn、单端转双端电路和电平转换电路；
[0008]所述第一比较器A的正负输入端输入电压分别为3/4VP0S和VP0S，所述第一比较器A的输出端同时接所述开关S1、开关S2和所述第一驱动管PMD的栅极，所述电容Cp串接在所述开关S2与负电源VNEG之间；所述第二比较器B的正负输入端输入电压分别为3/4VNEG和VNEG，所述第二比较器B的输出端同时接所述开关S4、开关S3和所述第二驱动管NMD的栅极，所述电容Cn串接在所述开关S3和正电源VPOS之间；
[0009]所述单端转双端电路的输入端接输入信号INPUT，用于将输入信号INPUT转换成两个相位相反的信号V+和V-之后传输给电平转换电路，所述电平转换电路的输出端同时接所述开关S1、开关S2、开关S3和开关S4，控制所述开关SI和开关S3的动作同步、开关S2和开关S4的动作同步；
[0010]所述第一驱动管PMD的源极接VPOS，所述第二驱动管NMD的源极接VNEG，所述第一驱动管PMD的漏极与所述第二驱动管NMD的漏极的共接端为所述驱动器的信号输出端OUTPUT ；
[0011 ] 所述正电源VPOS和负电源VNEG分别是指由电荷泵将输入的单端电压VDD进行转换而得到的正压VPOS和负压VNEG。
[0012]根据本发明提供的限摆率驱动器，通过两个比较器对驱动管的栅极进行驱动控制，配合上拉、下拉开关和电流源对电容的充放电，达到控制输出电压摆率的效果，可以有效减小EMI和电源馈通问题。同时，因为本限摆率驱动器无需采用大电阻，也避免了电阻的温漂效应对输出电压摆率的影响。并且，本限摆率驱动器的电路结构简单，易于实现，在较宽温度变化范围内的输出电压仍能保持稳定的摆率，同时可兼顾速度和摆率的要求。
【专利附图】
【附图说明】
[0013]图1是现有技术中限摆率驱动器的典型电路
[0014]图2是本发明一实施例提供的限摆率驱动器的结构原理图；
[0015]图3是本发明一实施例提供的单端转双端电路的结构示意图；
[0016]图4是本发明一实施例提供的电平转换电路的结构示意图；
[0017]图5是本发明另一实施例提供的限摆率驱动器的结构示意图；
[0018]图6是图5所示限摆率驱动器工作过程中的波形示意图。
【具体实施方式】
[0019]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0020]图2是本发明一实施例提供的限摆率驱动器的结构原理图；为了便于说明，仅示出了与本实施例相关的部分，如图所示:
[0021]一种限摆率驱动器，包括:第一比较器A、第二比较器B、开关S1、开关S2、开关S3、开关S4、第一驱动管PMD及电容Cp、第二驱动管NMD及电容Cn、单端转双端电路100和电平转换电路200。
[0022]具体结构参见图2，第一比较器A的正负输入端的输入电压分别为3/4VP0S和VP0S，第一比较器A的输出端同时接开关S1、开关S2和第一驱动管PMD的栅极，电容Cp串接在开关S2与负电源VNEG之间；第二比较器B的正负输入端的输入电压分别为3/4VNEG和VNEG，第二比较器B的输出端同时接开关S4、开关S3和第二驱动管NMD的栅极，电容Cn串接在开关S3和正电源VPOS之间；
[0023]单端转双端电路100的输入端接输入信号INPUT，将输入信号INPUT转换成两个相位相反的信号V+和V-之后传输给电平转换电路200 ;电平转换电路200的输出端同时接开关S1、开关S2、开关S3和开关S4，通过输出信号V_shift控制使得开关SI和开关S3的动作同步、开关S2和开关S4的动作同步；第一驱动管PMD的源极接正电源VP0S，第二驱动管NMD的源极接负电源VNEG，第一驱动管PMD的漏极与第二驱动管NMD的漏极的共接端为本限摆率驱动器的信号输出端OUTPUT。
[0024]在具体实现时，上述正电源VPOS和负电源VNEG可以分别为由图中的电荷泵300将输入的单端电压VDD进行转换而得到的正压VPOS和负压VNEG。
[0025]根据本发明实施例提供的上述限摆率驱动器，通过两个比较器对驱动管的栅极进行驱动控制，配合上拉、下拉开关和电流源对电容的充放电，达到控制输出电压摆率的效果，可以有效减小EMI和电源馈通问题。同时，因为本限摆率驱动器无需采用大电阻，也避免了电阻的温漂效应对输出电压摆率的影响。
[0026]作为一优选实施例，限摆率驱动器还可以包括串接在输入信号INPUT与所述单端转双端电路100的输入端之间的第一限流单元400。
[0027]进一步地，该限摆率驱动器还可以包括串接在第一驱动管PMD漏极与第二驱动管NMD漏极的共接端和信号输出端OUTPUT之间的第二限流单元500。
[0028]继续参见图2，所述第一限流单元400包括电阻Rl ;该电阻Rl就串接在输入信号INPUT与单端转双端电路100的输入端之间。
[0029]所述第二限流单元500包括电阻R2 ;该电阻R2的第一端接第一驱动管PMD漏极与第二驱动管NMD漏极的共接端，电阻R2的第二端接信号输出端OUTPUT。
[0030]在如图2所示的限摆率驱动器的具体实施过程中，可以通过电荷泵300将输入的单端电压VDD转换为正压VPOS和负压VNEG，正压VPOS和负压VNEG作为电源分别为电平转换电路200、第一比较器A、第二比较器B、第一驱动管PMD和第二驱动管NMD等供电。输入信号INPUT经过第一限流单元400和单端转双端电路100输出两个相位相反的信号V+和V-o由于单端转双端电路100由电源VDD供电，故V+和V-的高低电平分别为VDD和GND，因为限摆率驱动器的输出电平要为正负压，所以V+和V-还需要通过电平转换电路200转换成正负压的V_shift (即为正压VPOS和负压VNEG)。在电平转换电路300输出信号V_shift后，V_shift分别控制开关SI?S4的通断，保持开关SI和开关S3的动作同步，开关S2和开关S4的动作同步。
[0031]因为第一比较器A的正端输入电压低于负端输入电压，不考虑外部开关和电容的影响，第一比较器A输出端的电压P⑶应为低电平；同样的，因为第二比较器B的正端输入电压高于负端输入电压，在不考虑外部开关和电容的影响的情况下，第二比较器B输出端的电压NGD应为高电平。
[0032]因此，当输入信号INPUT为高电平时，V_shift为低电平，开关SI和开关S3导通，开关S2和开关S4关断，第一比较器A输出端被迅速拉高到VP0S，P⑶即为高电平，第二比较器B通过内部电流源以恒定电流12对电容Cn充电，NGD缓慢变化到高电平。此时，第一驱动管PMD关断，当NGD上升到使NGD-VNEG的值大于第二驱动管NMD的开启电压Vtn时，第二驱动管NMD导通，驱动器输出信号OUTPUT缓慢下降到低电平。
[0033]同理，当输入信号INPUT为低电平时，V_shift为高电平，开关SI和开关S3关断，开关S2和开关S4导通，电容Cp通过第一比较器A内部电流源以恒定电流Il放电，P⑶缓慢变化到低电平，第二比较器B输出端被迅速拉低到VNEG，NGD即为低电平。此时第二驱动管NMD关断，当P⑶下降到使VPOS-P⑶值大于第一驱动管PMD的开启电压| Vtp |时，第一驱动管PMD导通，驱动器输出信号OUTPUT缓慢上升到高电平。
[0034]在具体实现时，单端转双端电路100的结构可以如图3所示。参见图3，该单端转双端电路100包括第一反相器Fl、第二反相器F2和第三反相器F3 ;其中，第一反相器Fl的输入端为单端转双端电路100的输入端，第一反相器Fl的输出端为单端转双端电路100的第一输出端、用于输出信号V+，第一反相器Fl的输出端还同时接第二反相器F2的输入端和第三反相器F3的输出端，第二反相器F2的输出端与第三反相器F3的输入端共接作为所述单端转双端电路100的第二输出端，用于输出信号V-。
[0035]图4又示出了本发明一实施例提供的电平转换电路200的结构示意图；为了便于说明，也仅示出了与本实施例相关的部分，如图所示:
[0036]电平转换电路200 包括:PMOS 管 Pl、PMOS 管 P2、PMOS 管 P3、PMOS 管 P4、NMOS 管NUNMOS管N2、NM0S管N3和NMOS管N4 ;其中，NMOS管N2的栅极接信号V-，NMOS管N3的栅极接信号V+，NMOS管N2的源极和NMOS管N3的源极都接地，NMOS管N2的漏极同时接PMOS管P2的漏极、PMOS管P3的栅极、PMOS管P4的栅极，NMOS管N3的漏极同时接PMOS管P3的漏极、PMOS管Pl的栅极、PMOS管P2的栅极，PMOS管Pl的源极、PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极都接VPOS，PMOS管Pl的漏极同时接NMOS管NI的漏极和NMOS管N4的栅极，NMOS管NI的源极和NMOS管N4的源极同时接VNEG，NM0S管NI的栅极、NMOS管N4的漏极和PMOS管P4的漏极共接为所述电平转换电路200的输出端，输出信号 V_shift。
[0037]具体地，电平转换电路200的功能是把逻辑高低电平由VDD和GND转换成高低电平分别为VPOS和VNEG的V_shift。当V+为高电平、V-为低电平时，NMOS管N3导通、NMOS管N2关断，此时，NMOS管N3的漏极输出低电平，NMOS管N2的漏极输出高电平；因为NMOS管N3的漏极同时接PMOS管Pl的栅极和PMOS管P2的栅极，PMOS管Pl的栅极和PMOS管P2的栅极也都为低电平，PMOS管Pl和PMOS管P2也导通；此时，PMOS管Pl的漏极为高电平，NMOS管N4导通；因为NMOS管N2的漏极接PMOS管P3的栅极和PMOS管P4的栅极，PMOS管P3的栅极和PMOS管P4的栅极为高电平，PMOS管P和PMOS管P4关断，PMOS管P4的漏极为低电平，即V_shift为低电平VNEG。同理，当V+为低电平、V-为高电平时，V_shift为高电平VPOS。
[0038]图5是本发明另一实施例提供的限摆率驱动器的结构示意图；在本实施例中，示出了第一比较器A和第二比较器B的内部结构组成，参见图5:
[0039]第一比较器A 由 NMOS 管 N8、NM0S 管 N9、PM0S 管 P6、PM0S 管 P7、PM0S 管 P16 以及电流源I1和Il构成，其中NMOS管N8、N9和PMOS管P6、P7和电流源IlO组成该第一比较器A的第一级电路，PMOS管P16、开关S2和电流源Il组成该第一比较器A的第二级电路；第二比较器 B 由 PMOS 管 P12、PMOS 管 P13、NMOS 管 N14、NMOS 管 N 15、NMOS 管 N 17 以及电流源120和12构成，其中PMOS管P12、P13和NMOS管N14、N15和电流源120组成该第二比较器B的第一级电路，NMOS管N17、开关S3和电流源12组成该第二比较器B的第二级电路；此外还示出了电容Cp、电容Cn和开关S1、开关S4以及第一驱动管PMD、第二驱动管NMD的连接关系。
[0040]作为优选，在本实施例中，在INPUT信号输入之后、输出OUTPUT之前，都加入了一个限流电阻作为限流单元，其可以保证整个驱动器信号传输的稳定和可靠性。
[0041]另一方面，在本实施例中，开关S1-S4都是选用的MOS开关管。参见图5，电平转换电路200输出V_shift，同时接各个MOS开关管的控制端(即MOS开关管的栅极)。实际上，在具体实施过程中，开关S1-S4也可以都采用三极管作为开关管，实现相同的功能和作用。
[0042]根据图5所示的驱动器示意图，当输入信号INPUT为高电平时，V_shift为低电平，开关SI和S3导通，开关S2和S4关断，第一比较器A输出端被迅速拉高到VPOS，P⑶即为高电平，电流源12对电容Cn充电，NGD缓慢变化到高电平。此时，第一驱动管PMD关断，当NGD上升到使NGD-VNEG的值大于第二驱动管NMD的开启电压Vtn时，第二驱动管NMD导通，驱动器输出信号OUTPUT缓慢下降到低电平。
[0043]同理，输入信号INPUT为低电平时，V_shift为高电平，开关SI和S3关断，开关S2和S4导通，电容Cp通过电流源Il放电，P⑶缓慢变化到低电平，第二比较器B的输出端被迅速拉低到VNEG，NGD即为低电平。此时第二驱动管NMD关断，当P⑶下降到使VPOS-P⑶值大于第一驱动管PMD的开启电压I Vtp I时，第一驱动管PMD导通，驱动器输出信号OUTPUT缓慢上升到高电平。
[0044]由于驱动管的栅极寄生电容可以认为是固定的，并且电容Cp和电容Cn的电容值都固定，由压摆率公式V/t = Ι/C可知，电流源的电流值大小决定了驱动管栅极电压NGD和PGD的电压摆率；又因为驱动管栅极电压NGD和PGD的电压摆率决定了输出电压的摆率，所以输出摆率正比于电流源的大小。
[0045]图6是图5所示的限摆率驱动器工作过程中的波形示意图，其可以更直观地表现该驱动器的工作方式。曲线分别给出了输入信号INPUT、输出给第二驱动管NMD的栅极电压NGD、输出给第一驱动管PMD的栅极电压PGD和输出信号OUTPUT的波形示意图。
[0046]当输入信号INPUT由高变低时，开关SI和S3关断，开关S2和S4导通，NGD被迅速拉低到低电平，第二驱动管NMD关断，流过第二驱动管NMD的电流接近于零，NGD摆率曲线如421所示屮⑶通过电容Cp释放电荷，P⑶摆率如曲线431所示，当P⑶下降到使VPOS-P⑶值大于第一驱动管PMD的开启电压|Vtp|时，第一驱动管PMD导通，输出信号为高，输出信号摆率曲线如曲线441所示。
[0047]当输入信号INPUT由低变高时，开关SI和S3导通，开关S2和S4关断，P⑶被迅速拉高到高电平，第一驱动管PMD关断，流过第一驱动管PMD的电流接近于零，P⑶摆率曲线如432所示；NGD通过电容Cn充电，NGD摆率如曲线422所示，当NGD上升到使NGD-VNEG的值大于第二驱动管NMD的开启电压Vtn时，第二驱动管NMD导通，输出信号为低，输出信号摆率曲线如曲线442所示。
[0048]从图6可以看出，NGD的下降沿摆率大于PGD的下降沿摆率，NGD的上升沿摆率小于PGD的上升沿摆率，在信号翻转时，不存在第二驱动管NMD和第一驱动管PMD同时导通的情况，更是有效地减小了电源馈通问题。
[0049]根据本发明提供的限摆率驱动器，通过两个比较器对驱动管的栅极进行驱动控制，配合上拉、下拉开关和电流源对电容的充放电，达到控制输出电压摆率的效果，可以有效减小EMI和电源馈通问题。同时，因为本限摆率驱动器无需采用大电阻，也避免了电阻的温漂效应对输出电压摆率的影响。并且，本限摆率驱动器的电路结构简单，易于实现，在较宽温度变化范围内的输出电压仍能保持稳定的摆率，同时可兼顾速度和摆率的要求。
[0050]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，尽管参照前述实施例对本发明进行了较详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改、或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种限摆率驱动器，其特征在于，所述驱动器包括: 第一比较器A、第二比较器B、开关S1、开关S2、开关S3、开关S4、第一驱动管PMD及电容Cp、第二驱动管NMD及电容Cn、单端转双端电路和电平转换电路； 所述第一比较器A的正负输入端输入电压分别为3/4VP0S和VPOS，所述第一比较器A的输出端同时接所述开关S1、开关S2和所述第一驱动管PMD的栅极，所述电容Cp串接在所述开关S2与负电源VNEG之间；所述第二比较器B的正负输入端输入电压分别为3/4VNEG和VNEG，所述第二比较器B的输出端同时接所述开关S4、开关S3和所述第二驱动管NMD的栅极，所述电容Cn串接在所述开关S3和正电源VPOS之间； 所述单端转双端电路的输入端接输入信号INPUT，用于将输入信号INPUT转换成两个相位相反的信号V+和V-之后传输给电平转换电路，所述电平转换电路的输出端同时接所述开关S1、开关S2、开关S3和开关S4，控制所述开关SI和开关S3的动作同步、开关S2和开关S4的动作同步； 所述第一驱动管PMD的源极接VP0S，所述第二驱动管NMD的源极接VNEG，所述第一驱动管PMD的漏极与所述第二驱动管NMD的漏极的共接端为所述驱动器的信号输出端OUTPUT ； 所述正电源VPOS和负电源VNEG分别是指由电荷泵将输入的单端电压VDD进行转换而得到的正压VPOS和负压VNEG。
2.如权利要求1所述的限摆率驱动器，其特征在于，所述驱动器还包括串接在输入信号INPUT与所述单端转双端电路的输入端之间的第一限流单元。
3.如权利要求2所述的限摆率驱动器，其特征在于，所述第一限流单元包括电阻Rl;所述电阻Rl串接在输入信号INPUT与所述单端转双端电路的输入端之间。
4.如权利要求2所述的限摆率驱动器，其特征在于，所述驱动器还包括串接在所述第一驱动管PMD漏极与所述第二驱动管NMD漏极的共接端和信号输出端OUTPUT之间的第二限流单元。
5.如权利要求4所述的限摆率驱动器，其特征在于，所述第二限流单元包括电阻R2;所述电阻R2的第一端接所述第一驱动管PMD漏极与所述第二驱动管NMD漏极的共接端，所述电阻R2的第二端接信号输出端OUTPUT。
6.如权利要求1-5任一项所述的限摆率驱动器，其特征在于，所述单端转双端电路包括第一反相器F1、第二反相器F2和第三反相器F3 ; 所述第一反相器Fl的输入端为所述单端转双端电路的输入端，所述第一反相器Fl的输出端为所述单端转双端电路的第一输出端、用于输出信号V+，所述第一反相器Fl的输出端还同时接所述第二反相器F2的输入端和第三反相器F3的输出端，所述第二反相器F2的输出端与第三反相器F3的输入端共接作为所述单端转双端电路的第二输出端、用于输出?目号V-。
7.如权利要求6所述的限摆率驱动器，其特征在于，所述电平转换电路包括:PM0S管Pl、PMOS 管 P2、PMOS 管 P3、PMOS 管 P4、NMOS 管 N1、NMOS 管 N2、NMOS 管 N3 和 NMOS 管 N4 ； 所述NMOS管N2的栅极接信号V-，所述NMOS管N3的栅极接信号V+，所述NMOS管N2的源极和NMOS管N3的源极都接地，所述NMOS管N2的漏极同时接所述PMOS管P2的漏极、所述PMOS管P3的栅极、所述PMOS管P4的栅极，所述NMOS管N3的漏极同时接所述PMOS管P3的漏极、所述PMOS管Pl的栅极、所述PMOS管P2的栅极，所述PMOS管Pl的源极、PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极都接VP0S， 所述PMOS管Pl的漏极同时接所述NMOS管NI的漏极和NMOS管N4的栅极，所述NMOS管NI的源极和NMOS管N4的源极同时接VNEG，所述NMOS管NI的栅极、NMOS管N4的漏极和PMOS管P4的漏极共接为所述电平转换电路的输出端。
8.如权利要求1所述的限摆率驱动器，其特征在于，所述开关S1、开关S2、开关S3和开关S4均为MOS开关管。
9.如权利要求1所述的限摆率驱动器，其特征在于，所述开关S1、开关S2、开关S3和开关S4均为三极管。
【文档编号】H03K19/003GK104467796SQ201410624465
【公开日】2015年3月25日 申请日期:2014年11月7日 优先权日:2014年11月7日
【发明者】吴庆轩, 黎炜, 杜明, 兰云鹏, 尚林林, 谷京儒 申请人:深圳市国微电子有限公司