一种带宽、中心频点可调的数字滤波器及其实现方法
【专利摘要】本发明公开了一种带宽、中心频点可调数字滤波器，包括时钟分频、带宽通道配置、CIC滤波器组和FIR滤波器；CIC滤波器组由几组CIC滤波器和对应的补偿滤波器、增益校正模块组成，CIC滤波器用于降低输入信号采样率，并通过补偿滤波器和增益校正模块使其通带内平坦并实现输入输出位宽匹配，处理后将数据输入FIR滤波器；通过带宽通道配置模块接收SPI中的选带信息，读取EEPROM中CIC滤波器组的抽取因子和FIR滤波器的系数，完成带宽中心频点调节FIR滤波器；本发明实现5kHz、50kHz、100kHz、200kHz、1MHz、2MHz，带宽、中心频点不同的带通滤波器以完成对不同通道信号的选取。
【专利说明】一种带宽、中心频点可调的数字滤波器及其实现方法
【技术领域】
[0001] 本发明属于无线通信系统中的数字信号处理部分，根据通信系统的要求采用 VLSI (超大规模集成电路，Very Large Scale Integration)的设计方法，并提出一种应用 于无线宽带射频芯片的带宽、中心频点可调的数字滤波器VLSI结构。
【背景技术】
[0002] 无线通信技术为人们的生活带来了巨大的便利，对社会的发展起到了促进作用。 随着无线通信的广泛应用，各类无线通信芯片同样得到了长足发展。同时，无线通信芯片的 竞争也日趋激烈，尤其是针对各个行业专网的芯片，由于其应用量大，且涉及行业及国家的 信息安全，越来越受到国家重视。所以，行业专网用芯片的设计与生产成为国家高科技领域 内的重要研宄课题 [1]。
[0003] 在各种行业专网的无线接入系统中，射频前端芯片往往是各类通信设备中最重要 的芯片，其主要功能是对接收机天线端接收到的微小信号进行放大、变频、滤波、量化等。行 业专网所用频点和带宽种类越来越多，且各专网使用的频点、射频带宽和信号带宽不同，其 频点主要集中在100MHz?1. 2GHz范围内，信号带宽在5kHz?2MHz范围内，标准不统一，导 致各行业专网设备所用的射频芯片不同，同时对射频前端芯片的需求难以形成规模效应， 且成本高、配套困难。因此，设计带宽、中心频点可调的无线宽带射频芯片，可以满足众多专 网的需求，形成规模效益。
[0004] 滤波器是带宽、中心频点可调无线宽带射频芯片中的重要模块，完成对输入信号 噪声的消除以及对目标通道信号的选取。滤波器的设计方法分为模拟滤波器和数字滤波器 两种，相对于模拟滤波器，数字滤波器从速度、电路规模、功耗、灵活性等方面均优于模拟滤 波器，更加适合现代数字通信系统，有利于提高芯片的集成度。由于滤波器是无线宽带射频 芯片中的重要模块，所以滤波器性能的好坏，直接决定了射频前端芯片的性能质量，所以对 滤波器设计的研宄，对提高射频前端芯片质量，以及提升整个通信系统性能有重要的意义
[2] [3] 〇
[0005] 目前，国内外对数字滤波器的研宄主要集中在以下两个方面。一方面，针对不同的 应用背景，设计对应的数字滤波系统，例如应用于软件无线电的数字上下变频系统、应用于 图像处理的模糊或者锐化滤波器等等，对于ASIC(专用集成电路，Application Specific Integrated Circuits)实现或 FPGA(现场可编程门阵列，Field Programmable Gate Array)实验上均有所涉及[4][5]。另一方面则根据数字滤波器理论，对滤波器中关键部分进 行优化，例如针对乘法器或者加法器部分性能和面积的优化，或者使用最优化方法，调整使 用窗函数法等方法计算出来的滤波器系数以达到更高性能指标的滤波器。
[0006] FPGA实现数字滤波器与ASIC的设计方法相比的主要优势在于设计的灵活性 可配置性更高，缺点是不利于系统集成，而如今，通信系统以及集成电路制造业的不断 发展，对通信系统、通信芯片的集成度要求越来越高，通信芯片不断向SoC(片上系统， System-on-a-Chip)方向发展，这就要求数字滤波器更多的采用ASIC的方法来实现。因此， 针对国内外的研宄现状以及无线通信系统中射频芯片的要求，设计发明了一种带宽、中心 频点可配置的数字带通滤波器的电路结构，对其中的模块进行了设计与仿真验证。
[0007] 参考文献：
[0008] [1]唐友喜，易新平，邵士海?新一代移动通f目系统 IMT-Advanced的特征
[J].电子科技大学学报，2008, 02:161-167。
[0009] [2]于海霞.一种基于无线射频芯片研发的高性能AGC放大器设计[D].天津大 学，2012
[0010] [3]张永满，梁利平，管武等；面向LTE-A的高性能低复杂度数字前端滤波器[J]， 微电子学与计算机，2014,9:008。
[0011] [4]ffenjing H, Guoyun Z, ffaiyun L. Self-Programmable Multipurpose Digital Filter Design Based on FPGA[C]//Internet Technology and Applications(iTAP), 2011 International Conference on. IEEE, 2011:l_5〇
[0012] [5]叶亚东，蔺智挺，范玉红；基于FPGA的FIR数字滤波器设计与仿真[J]，电子科 技，2014, 27(7) :67-70。
【发明内容】
[0013] 针对现有技术，本发明提供一种带宽、中心频点可调的数字滤波器及其设计方法， 包括CIC (级联积分梳状，Cascade Integrator Comb)滤波器及补偿滤波器组、带宽中心频 点可调FIR滤波器、有无符号数转换、带宽通道配置、分频模块等。可根据不同应用要求， 通过配置CIC滤波器的抽取因子，对输入20MHz信号实现不同倍率的降采样率，并通过配 置FIR(有限冲激响应，Finite Impulse Response)带通滤波器的系数，实现5kHz、50kHz、 100kHz、200kHz、1MHz、2MHz，带宽、中心频点不同的带通滤波器以完成对不同通道信号的选 取。应用在无线宽带射频芯片中的数字滤波器系统与电路结构
[0014] 为了解决上述技术问题，本发明提出一种带宽、中心频点可调的数字滤波器，包括 时钟分频模块，带宽通道配置模块、CIC滤波器组和FIR滤波器；所述CIC滤波器组的输入 端和所述FIR滤波器的输出端均分别连接有无符号数转化模块；所述CIC滤波器组由几组 CIC滤波器和相同数量的补偿滤波器以及增益校正模块组成，所述CIC滤波器用于降低输 入信号的采样率，并通过所述补偿滤波器和增益校正模块使CIC滤波器组通带内平坦的同 时实现输入输出位宽的匹配，然后将处理或的数据输入所述FIR滤波器；所述FIR滤波器将 接收到的数据运算处理后实现带宽中心频点可调，并通过有无符号数转化模块输出；所述 带宽通道配置模块与所述CIC滤波器组和FIR滤波器连接，所述带宽通道配置模块还连接 有SPI和EEPR0M ;所述带宽通道配置模块通过接收SPI中的选带信息，读取EEPR0M中CIC 滤波器组的抽取因子以及FIR滤波器的系数，完成对所述CIC滤波器组以及所述FIR滤波 器的调节；所述时钟分频模块与所述CIC滤波器组和FIR滤波器相连；所述时钟分频模块 产生带宽通道配置模块、CIC滤波器、补偿滤波器、增益校正模块和FIR滤波器需要的时钟。
[0015] 上述带宽、中心频点可调的数字滤波器的实现方法，其步骤如下：
[0016] 1)在输入端对输入信号进行降低采样率的操作，降低采样率的操作由CIC滤波器 组完成，每一组CIC滤波器实现对输入信号进行不同倍率的抽取以降低输入信号采样率；
[0017] 所述CIC滤波器的设计参数包括延迟因子M、抽取因子D、级数N和带宽比例因子 b，其中，延迟因子M设为1，带宽比例因子b的计算如下：
【权利要求】
1. 一种带宽、中心频点可调的数字滤波器，包括时钟分频模块，其特征在于，还包括带 宽通道配置模块、CIC滤波器组和FIR滤波器； 所述CIC滤波器组的输入端和所述FIR滤波器的输出端均分别连接有无符号数转化模 块； 所述CIC滤波器组由几组CIC滤波器和相同数量的补偿滤波器以及增益校正模块组 成，所述CIC滤波器用于降低输入信号的采样率，并通过所述补偿滤波器和增益校正模块 使CIC滤波器组通带内平坦的同时实现输入输出位宽的匹配，然后将处理或的数据输入所 述FIR滤波器； 所述FIR滤波器将接收到的数据运算处理后实现带宽中心频点可调，并通过有无符号 数转化模块输出； 所述带宽通道配置模块与所述CIC滤波器组和FIR滤波器连接，所述带宽通道配置 模块还连接有SPI和EEPROM;所述带宽通道配置模块通过接收SPI中的选带信息，读取 EEPROM中CIC滤波器组的抽取因子以及FIR滤波器的系数，完成对所述CIC滤波器组以及 所述FIR滤波器的调节； 所述时钟分频模块与所述CIC滤波器组和FIR滤波器相连；所述时钟分频模块产生带 宽通道配置模块、CIC滤波器、补偿滤波器、增益校正模块和FIR滤波器需要的时钟。
2. 如权利要求1所述带宽、中心频点可调的数字滤波器的实现方法，其特征在于，包 括： 1) 在输入端对输入信号进行降低采样率的操作，降低采样率的操作由CIC滤波器完 成，每一组CIC滤波器实现对输入信号进行不同倍率的抽取以降低输入信号采样率； 所述CIC滤波器的设计参数包括延迟因子M、抽取因子D、级数N和带宽比例因子b，其 中，延迟因子M设为1，带宽比例因子b的计算如下：
式（1)中，B为信号带宽，D为抽取因子，fs为输入信号的原始采样率； 2) 在CIC滤波器的输出端进行增益校正，实现输入输出位宽匹配，以减小连接在所述 CIC滤波器组输出端的FIR滤波器的位宽，有利于超大规模集成电路VLSI的实现；增益G的 表达式为： G= (DM)N (2) 式⑵中，DM的乘积是2的幂指数的形式，即G= (DM)N=2KN，其中，KN是一个幂指数， 则直接裁剪掉输出数据的低KN位，保留与输入相同位宽的高位部分；若DM的乘积不是2的 幂指数的形式，则需要在输出部分乘以系数(^:广完成增益校正，此时，将上述式（2)改成 如下形式：
式（3)中，Y是小于DM的最大的2的幂次方数，其中，YN这部分乘积的增益校正直接通 过截位完成，另一部分乘积则通过乘以其倒数实现增益校正； 3) 将CIC滤波器组的输出数据输入到FIR滤波器，从而实现窄带带通滤波： 令h[η]表示滤波器的冲激响应，O彡η彡N-I，X[η]为输入序列，y[η]为输出序列，N为滤波器的级数，则N级FIR滤波器的输入、输出关系式为： Ν-\ y[n] =^h[m]^[n---/]=γ(?ι)^h{n) (4 ) m=0 所述FIR滤波器根据式（4)直接实现，所述FIR滤波器的冲激响应h[n]具有偶对称的 特性，其对称中心为Ν/2点对应的冲激响应h(Ν/2);该具有对称冲激相应的FIR滤波器为 线性相位滤波器，N为FIR滤波器的级数，所述FIR滤波器由寄存器，加法器以及N/2个乘 法器来实现； 4) 无线宽带射频芯片中除了滤波器处理的是有符号数，其他部分处理的都是无符号 数，在CIC滤波器组的输入端和FIR滤波器的输出端均分别设有一个有无符号数转化模 块； 5) 带宽通道配置模块通过读取SPI接口给出的8bit选带信息，从EEPROM中读取对应 的CIC滤波器抽取因子来选通CIC滤波器中对应的一组滤波器并关断其他滤波器组，之后 再读取EEPROM中的FIR滤波器的系数，赋值给FIR滤波器的系数寄存器； 6) 时钟分频模块提供输入同步采样时钟和采样之后的分频时钟。
3. 根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，其特征 在于，1)中，当无线宽带射频芯片对滤波器要求旁带衰减大于55dB，对于5KHz、50KHz、 100KHz、200KHz带宽，级数N为5,带宽比例因子b为1/50,对应的抽取因子D为80、8、4、2。
4. 根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，特特征 在于，4)中，对于12bit无符号数，其量化范围是0?4095,而12bit有符号数量化范 围是-2048?+2047,将无符号数和有符号数按大小--对应，S卩：0对应-2048,4095 对应 +2047，二进制即 0000_0000_0000 对应 1000_0000_0000,对应
5. 根据权利要求2所述一种带宽、中心频点可调的数字滤波器的设计方法，特特征在 于，6)中，若CIC滤波器的抽取因子为80,8,4, 2,相应的需要80分频，8分频，4分频，2分频 时钟，g卩250kHz，2. 5MHz，5MHz以及IOMHz四个时钟，这些时钟都在时钟分频模块由20MHz 主时钟分频得到。
【文档编号】H03H17/02GK104467739SQ201410779443
【公开日】2015年3月25日 申请日期:2014年12月15日 优先权日:2014年12月15日
【发明者】赵毅强, 李旭, 孙晨 申请人:天津大学