电路、d类脉冲宽度调制放大器、集成电路以及电路系统的制作方法

电路、d类脉冲宽度调制放大器、集成电路以及电路系统的制作方法
【专利摘要】本实用新型提供电路、D类脉冲宽度调制放大器、集成电路以及电路系统，其用于限制放大器中的削波。这样的限制可以在D类PWM放大器的反馈回路中实现。在一个实施例中，D类放大器可以包括积分器，其耦合至输入节点并且被配置为生成经积分的输入信号以使得比较器随后可以基于与三角波信号的比较而生成用于驱动放大器输出级的PWM信号。为此，放大器还包括阈值信号生成器，用于基于三角波信号生成高和低的电压阈值以便被用来接合补偿电路而对整体放大进行限幅。这样的补偿电路可以是设置在积分器的反馈回路中的双极结型晶体管。因此，放大器自身的整体带宽并不会由于增加了意在减少削波的限幅电路而受到影响。
【专利说明】电路、D类脉冲宽度调制放大器、集成电路以及电路系统

【技术领域】
[0001]本实用新型涉及电路、D类脉冲宽度调制放大器、集成电路以及电路系统，其用于减少放大器中的削波。

【背景技术】
[0002]放大器在电子工程的许多领域中被用来以电路所需的方式增大各种信号的幅度。例如，音频电子工程采用放大器通过放大音频输入信号而以更高的音量驱动扬声器。放大器以多种不同类别进行分类，其中一种是D类。D类放大器(有时称作开关放大器)通过对放大反馈回路中的反馈信号进行数字积分而生成表示所期望的数字输出信号(例如，用于驱动扬声器的音频输出信号)的可变占空比的方波。开关频率通常被选择为输入信号中的最高响应频率的十倍或更多倍。
[0003]以这种方式，D类放大器向固定负载(例如，扬声器)输送如由经积分的反馈信号所调制的恒定变化的电压信号。然而，如果数字积分器由于高电平输入信号或反馈回路失控而变为饱和，则输出信号将以一般被称作“削波”的方式出现失真。输出削波是一种会导致D类放大器向输出音频信号引入并不期望看到的噪声或其它失真的问题。
实用新型内容
[0004]因此，本实用新型期望解决前述的输出削波所导致的问题。
[0005]在一个方面，提供一种电路，其包括:输入节点，被配置为接收输入信号；放大器，耦合至所述输入节点并且被配置为在输出节点上生成放大的输入信号；以及限幅电路，耦合至反馈回路中的所述放大器并且被配置为对所述放大的信号进行限幅。
[0006]在一个方面，提供一种D类脉冲宽度调制放大器，其包括:输入节点，被配置为接收模拟输入信号；积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号；脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及限幅器，其耦合在所述输入节点和所述内部节点之间并且被配置为减少削波。
[0007]在一个方面，提供一种集成电路，其包括:输入节点，被配置为接收模拟输入信号；积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号；脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及限幅器，耦合在所述输入节点和所述内部节点之间并且被配置为减少削波。
[0008]在一个方面，提供一种电路系统，其包括:第一集成电路，其具有:输入节点，被配置为接收模拟输入信号；积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号；脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及限幅器，其耦合在所述输入节点和所述内部节点之间并且被配置为减少削波；以及第二集成电路，耦合至所述第一集成电路。
[0009]根据本申请，实现了针对【背景技术】部分中所述的输出削波所导致的问题的改进的方案。

【专利附图】

【附图说明】
[0010]通过结合附图参考以下详细描述，权利要求的方面以及许多伴随的优势将由于得到更好地理解而变得更易于获得认知，在附图中:
[0011]图1是耦合至扬声器的模拟D类放大器的电路图。
[0012]图2A示出了正常操作的图1的D类放大器的时序图。
[0013]图2B示出了在具有削波的情况下进行操作的图1的D类放大器的时序图。
[0014]图3是根据本文所描述主题的实施例的具有限幅电路的D类PWM放大器的电路图。
[0015]图4示出了根据本文所描述主题的实施例的利用限幅电路进行操作的图3的D类放大器的时序图。
[0016]图5是根据本文所描述主题的实施例的包括图3的D类PWM放大器的系统的框图。

【具体实施方式】
[0017]给出以下讨论以使得本领域技术人员能够制造和使用本文所公开的主题。本文所描述的一般原则可被应用于以上所详述的那些以外的实施例和应用而并不背离该详细描述的精神和范围。本公开并非意在被局限于所示出的实施例，而是意在使与和本文所公开或建议的原则和特征相一致的最宽范围相适应。
[0018]通过概述，本文所公开的主题可以针对于一种用于在输入信号超过高或低的阈值的情况下对放大器中的放大进行限幅的电路和方法。这样的限幅可以在D类PWM放大器的反馈回路中实现。在一个实施例中，该电路可以包括被配置为接收模拟音频输入信号的输入节点。D类放大器包括积分器，其耦合至输入节点并且被配置为在内部节点上生成积分输入信号以使得耦合至内部节点的比较器能够随后基于与三角波信号的比较而生成用于驱动放大器输出级的PWM信号。为此，放大器还包括阈值信号生成器，用于基于三角波信号生成高和低的电压阈值以便被用来接合补偿电路而对整体放大进行限幅。
[0019]限幅可以利用被配置为在三角波信号超过高或低的阈值时接通的两个补偿电路来实现。以这种方式，在输入信号可能过于接近高或低的阈值从而可能发生削波时，可以接合补偿电路来在反馈回路中对导致削波的电流提供电流路径。这样的补偿电路可以是设置在积分器的反馈回路中的双极结型晶体管。因此，放大器自身的整体带宽并不会由于增加了意在减少削波的限幅电路而受到影响。以下参考图1-5对这些和其它方面进行描述。
[0020]图1是D类放大器100的电路图，该D类放大器100具有耦合至扬声器125的输出节点130。放大器100被配置为在输入节点103接收模拟输入信号并且生成与输入信号相对应的脉冲宽度调制(PWM)信号以使得输出信号在输出节点130被输出到扬声器125。输入节点103通常可以是用于来自任意数量的普通可用音频信号生成器(例如，CD驱动器、DVD驱动器等)的模拟信号的音频输入。在贯穿本公开的示例中，输入音频信号和输出音频信号的示例将被用来说明图中所示电路的各种工作。
[0021]因此，模拟音频输入信号103被耦合到高增益运算放大器110 (此后称作“积分器110”)的反向输入，该高增益运算放大器110经由电阻器和电容器反馈分支111耦合在负反馈积分器配置中。积分器110的非反向输入耦合至基准电压VKEF。基准电压Vkef通常是具有处于放大器电路100的正和负供电电压(未不出)中间的幅度的电压信号。积分器I1具有输出节点130并且输出在输入节点103所接收的音频输入信号的模拟低通滤波版本。
[0022]比较器105在第一输入节点上接收积分器110的输出信号并且在第二输入节点上接收高频三角波信号。三角波信号从三角波信号生成器101中生成，其进而从时钟信号102 (来自在图1中并未示出的时钟)中生成。三角波信号生成器101生成具有与时钟信号102相同周期的三角波信号。三角波信号的峰值幅度通常关于基准电压Vkef对称并且三角波信号的幅度出于功率噪声抑制的目的而跟随电源的变化。
[0023]比较器105随后将比较在其每个节点所接收的信号以产生两种决定之一。比较器105被配置为在第一输入节点表现出比第二输入更高电压的情况下生成第一输出信号，并且被配置为在第一输入表现出比第二输入更低电压的情况下生成第二输出信号。例如，比较器105在来自积分器110的输出信号的幅度高于来自三角波生成器101的三角波的幅度时输出+1逻辑电压，并且在积分器I1的输出信号的幅度低于来自三角波生成器101的三角波的幅度时输出-1逻辑电压。当音频输入信号103的幅度大致等于基准电压Vkef时，则比较器105的输出的占空比为50%，原因在于三角波的幅度在全部比较时间中的大约一半将高于Vkef而在另一半比较时间低于VKEF。这将导致的是来自比较器105的以脉冲间隔在高逻辑电压和低逻辑电压之间连续循环的输出信号。也就是说，比较器生成了占空比与经积分的音频输入信号的瞬时幅度直接成比例的一系列PWM脉冲。
[0024]比较器105的输出耦合至输出级120的输入，该输出级120包括对互补推挽式输出级116进行驱动的驱动器/缓冲器电路115 (通常为MOS门限驱动器)。这产生了比较器的PWM信号的放大副本。放大器电路100可以包括输出滤波器135以去除输出节点130处的PWM输出信号的高频开关分量。输出级120提供PWM输出信号用于驱动扬声器125。另夕卜，输出音频信号还被用作通过反馈电阻器127至积分器110的反向输入的负反馈回路104中的反馈信号。参考图2A中所示出的各种信号的时序图，可以更好地理解图1的D类放大器100的操作。
[0025]图2A示出了正常操作的图1的D类放大器的时序图。音频输入信号103被示为具有平滑正弦波。这可以表示整个音频信号中相当小的时间片段。接着，示出了来自三角波生成器101的高频三角波。随后，能够看到来自比较器105的与音频输入信号和三角波的特性对齐的PWM输出信号。来自比较器105的输出信号在一系列PWM脉冲中的高逻辑电压和低逻辑电压之间连续循环，该PWM脉冲的占空比与音频输入信号103的瞬时幅度直接成比例。当音频输入信号处于其最低幅度时，PWM信号的占空比非常低而具有短脉冲，当音频输入信号处于其最高幅度时，PWM信号的占空比非常高而具有宽脉冲。
[0026]当任何放大器被推动以创建具有比放大器电源所能够产生的更高功率的输出信号时，放大器将在信号简单地在放大器的最大性能处进行“切除”或“削波”之前对信号进行放大直至其最大性能。超出放大器性能以外的信号部分简单地被切除。这导致了通常为正弦波形状的模拟音频信号变为失真的方波型波形，而使得正弦波的顶端看上去被截去。随后描述的图2B示出了这种现象。
[0027]图2B示出了利用削波进行操作的图1的D类放大器的时序图。输出削波是一种可能会导致D类放大器将噪声或其它失真引入输出音频信号之中的问题。在D类放大器的情况下，削波在积分器110过度驱动时发生。也就是说，如果音频输入信号103或反馈信号104使得积分器饱和，则积分器110将被过度驱动并且导致削波。图1的积分器110可能在其第一输入节点上的信号的幅度超过其第二输入节点上的三角波信号的最大幅度时被过度驱动。
[0028]例如，如果音频输入信号103的幅度非常低，则这导致积分器110的输出信号大致等于其正供电轨，并且因此等于三角波信号的高峰值幅度。因此，即使音频输入信号103的幅度可能有所变化，积分器110也不会具有足够的“顶部空间”来跟随这些变化，并且因此有效地对音频输入信号103进行“削波”。这种削波的结果使得比较器105的输出保持为高直至音频输入信号103的幅度下降足够多而将积分器110的输出电压降至低于积分器的正供电轨。类似的现象在当音频输入信号103的电压过高时出现并且导致比较器105的输出保持为低直至音频输入信号103的幅度下降足够多而将积分器110的输出电压增加至高于负供电轨。这可以在图2B中看到，当音频输入信号103的正弦波的顶端被示为被削掉时。显然，技术人员所理解的是，实际的音频输入信号将是不变化的，但是仿真的输出信号将类似于图2B中所描绘的。此外，削波会导致积分器110饱和(即，积分器110的输出驱动晶体管(未示出))，并且饱和会导致除了音频输入信号的削波所导致的可听噪声和失真之外更多的可听噪声和失真。
[0029]一种用于减少或消除削波的技术是使用削波检测电路(未示出)，其可以对比较器105的输出信号进行监视以使得积分器110可以在检测到削波时被重置，从而积分器110不会饱和或者向最终的输出信号中引入失真。但是该技术所存在的问题在于，利用向包括D类放大器的前馈路径(例如，通过比较器105自身的路径)的积分器110的重置信号，它引入了另一个负反馈回路。因此，削波检测器电路能够对削波事件作出反应并进行纠正的速度被D类放大器的前馈部分的带宽所限制。因此，在任意削波检测器电路能够检测并纠正削波之前可能出现可听噪声和失真甚至积分器110饱和。
[0030]图3是根据本文所公开主题的实施例的具有限幅电路370的D类PWM放大器300的电路图。限幅电路包括图3中由虚线所包围的若干电子组件。另外，该实施例示出了差分输入/差分输出D类PWM放大器300。所要理解的是，也可以仅利用图3的上部而实现单端版本。在这方面，图3的电路的上部和下部以类似的方式进行操作。这样，针对操作的详细描述而将注意力保持在放大器300的上半部。
[0031]限幅电路370利用对来自三角波生成器301的三角波的高和低电压阈值的检测。如前所述，三角波生成器301从来自时钟302的时钟信号生成三角波。为了确定三角波的高和低电压阈值，限幅电路370包括三角峰值检测器电路365。三角峰值检测器365在以下关于图4示出并更为详细地进行描述，但是对于整个限幅电路370的讨论的上下文而言，三角峰值检测器365生成两个峰值信号Vhp和'p。这些峰值电压信号Vhp和Vuj分别等于三角波信号的正和负峰值。此外，就像三角波自身关于基准电压Vkef对称一样,峰值电压信号Vhp和Vuj也关于基准电压Vkef对称(即，峰值电压信号Vhp以和峰值电压信号Vuj低于基准电压Veef的量相等的量而闻于基准电压Vref)。
[0032]因此，峰值电压信号Vhp和Vuj最初可以等于三角波信号相应的高和低的峰值。峰值电压信号Vhp和Vuj的相应输出节点耦合至负反馈运算放大器相应的非反向输入节点372和374。放大器级分别保持峰值电压信号Vhp和Vujij随后，包括电阻器375、376和377的电阻器网络可以被用来生成要随限幅电路370的其它组件一起使用的阈值电压信号V1^P \。通过改变电阻器375的电阻，阈值电压信号V1^P'可以被设置为等于或低于所检测的峰值电压信号Vhp和Vuj的任意电压数值。类似地，阈值电压信号Vh和\也关于基准电压Vkef保持对称。
[0033]现在转向仅关注图3的上部。阈值信号Vh和\随后还被用来控制被用作用于接合两个电流补偿电路之一的开关的两个相应的双极结型晶体管(BJT)。因此，接收高电压阈值Vh的节点耦合至PNP BJT晶体管380的基极。该晶体管被称之为限幅PNP晶体管380。同样，接收低电压阈值\的节点耦合至NPN BJT晶体管381的基极。该晶体管被称之为限幅NPN晶体管381。
[0034]限幅PNP晶体管380的发射极耦合至被称作反馈NPN晶体管383的第一电流补偿电路的基极。另外，反馈NPN晶体管383使得其导通节点与积分器310的反馈回路中的电阻器和电容器反馈分支311并联耦合。同样，限幅NPN晶体管381的发射极耦合至被称作反馈PNP晶体管384的第二电流补偿电路的基极。与反馈NPN晶体管383 —样，反馈PNP晶体管384也使得其导通节点与积分器310的反馈回路中的电阻器和电容器反馈分支311并联耦合。
[0035]通过将反馈晶体管383和384设置在积分器310的反馈回路中，积分器310的输出能够在音频输入信号305的电压接近于电压阈值Vh和'时被以指数方式限幅。这是因为补偿电路(反馈晶体管383和384)为电流提供了路径，否则该电流将在输出信号中导致削波。以下对这些组件的具体操作进行更为详细的描述。
[0036]在操作期间，D类PWM放大器300接收音频输入信号303。在单端D类PWM放大器300的情况下，仅图3的上部是整个电路的一部分。如图3所示，音频输入信号303是差分音频输入信号，其中附图标记303在上部和下部都指示输入。同样，由于下部的操作类似于上部，所以为了简明将仅对上部进行描述。
[0037]如前所述，音频输入信号303在耦合至积分器310的反向输入的节点上被接收，而积分器310的非反向输入接收基准电压VKEF。如前所述，基准电压Vkef通常是具有处于放大器电路300的正和负供电电压(未不出)中间的幅度的电压信号。积分器310具有输出节点并且输出在输入节点303所接收的音频输入信号的低通滤波版本。
[0038]比较器305在第一输入节点上接收积分器310的输出信号并且在第二输入节点上接收高频三角波信号。三角波信号生成器301生成具有与时钟信号302相同周期的三角波信号。比较器305被配置为在第一输入节点表现出比第二输入节点更高电压的情况下生成第一输出，并且被配置为在第一输入表现出比第二输入更低电压的情况下生成第二输出。如前所述，比较器305在来自积分器310的输出信号的幅度高于来自三角波生成器301的三角波的幅度时输出+1逻辑电压，并且在积分器310的输出信号的幅度低于来自三角波生成器301的三角波的幅度时输出-1逻辑电压。这将导致的是来自比较器305的以脉冲间隔在高逻辑电压和低逻辑电压之间连续循环的输出信号。也就是说，比较器305生成了占空比与经积分的音频输入信号303的瞬时幅度直接成比例的一系列PWM脉冲。
[0039]比较器305的输出耦合至输出级的输入，该输出级包括对互补推挽式输出级316进行驱动的驱动器/缓冲器电路315 (通常为MOS门限驱动器)。这产生了音频输出信号330，其是比较器的PWM信号的放大副本。另外，该输出音频信号330还被用作通过反馈电阻器327至积分器310的反向输入的负反馈回路中的反馈信号。
[0040]当音频输入信号303的幅度使得积分器310的输出信号的幅度处于阈值电压信号Vh和\之间时，反馈NPN和PNP晶体管383和384并不传导电流或者仅传导数量可忽略的电流。但是，当音频输入信号303的幅度使得积分器310的输出信号的幅度接近高电压阈值Vh时，反馈PNP晶体管384有效地将积分器310的输出信号的幅度限制为高电压阈值VH。这是因为反馈PNP晶体管384的集电极电流和基极-发射极电压Vbe之间的指数关系，积分器310的输出信号幅度非常小的变化将会导致反馈PNP晶体管384找到通过音频输入信号303所汲取的所有过量(削波)电流变得低于输入消波阈值的源头。因此，这有效地将限幅从生硬且扁平的限幅软化为更为柔软且圆润的限幅。
[0041]更具体地,针对诸如反馈PNP晶体管384的PNP晶体管，已知:
[0042]Ic ^ _Js ■ g ντ
[0043]其中Ic是集电极电流，Is是晶体管饱和电流，Vbe是基极-发射极电压(Vbe针对PNP晶体管具有负值)，并且Vt是热电压。
[0044]因此，积分器310的输出信号(此后标记为A。)的电压加上反馈PNP晶体管384的基极-发射极电压Vbe加上限幅NPN晶体管381的基极-发射极电压Vbe将等于高电压阈值信号VH。以另一种方式,


^BEfeedbackPNP


等于V H_VBElimitNPN_A0。
[0045]结果，在电流信号方面产生了:
r ,-(Vff-Vbeumlt MPN-aO)
L0046」 !CFmdback_PNP ? -^FeedMcfeJ5JVP.eVT
[0047]由于高电压阈值信号Vh和限幅NPN晶体管381的基极-发射极电压VbeliniitNPN大致恒定，所以能够看到即使积分器310的输出电压信号A。的小幅变化也会导致反馈PNP晶体管384的集电极电流ICFeedbadtPNP的大幅变化。如以上所提到的，积分器310的输出信号的幅度变化将导致反馈PNP晶体管384找到通过音频输入信号303所汲取的所有过量(削波)电流变得低于输入消波阈值的源头。因此，这有效地将限幅从如图2B(表现出削波)中所示的生硬且扁平的限幅软化为如图4所示的更为柔软且圆形的限幅。
[0048]图4示出了根据本文所讨论主题的实施例的利用限幅电路进行操作的图3的D类放大器的时序图。利用如图4所示的对A。的软化限幅，A0信号并不具有扁平的削波峰值，而是具有圆形峰值。因此，信号A。决不会与三角波信号301的峰值完全相等(即使Vh和'等于三角波信号301的峰值)，从而比较器305的输出将不会对于三角波信号301的对于一个的周期保持为高或低。这可以在比较器305输出信号中看到，其在A。的峰值部分期间仍然具有脉冲。在图4的背景下，这些脉冲可以放大以图示出与图2B的差别并且可以不必与三角波信号301对齐。
[0049]以类似的方式，当音频输入信号303的幅度使得积分器310的输出信号的幅度接近于低电压阈值\，则反馈NPN晶体管383有效地将积分器的输出信号的幅度限制为低电压阈值
[0050]此外，由于反馈NPN晶体管383的集电极电流和基极-发射极电压Vbe之间的指数关系，积分器310的输出信号幅度的小幅变化将会导致反馈NPN晶体管383找到通过音频输入信号303所汲取的所有过量(削波)电流变得高于输入消波阈值的源头。与之前一样，这有效地将限幅从生硬且扁平的限幅软化为更为柔软且圆形的限幅。
[0051]更具体地,针对诸如反馈NPN晶体管383的NPN晶体管，已知:


Vl?e
[0052]Jc w Js.e w*
[0053]其中Ic是集电极电流，Is是晶体管饱和电流，Vbe是基极-发射极电压(Vbe针对NPN晶体管具有正值)，并且Vt是热电压。
[0054]因此，积分器310的输出信号A。的电压加上反馈NPN晶体管383的基极-发射极电压Vbe加上限幅PNP晶体管380的基极-发射极电压Vbe将等于低电压阈值信号以另一种方式 ,^BEfeedbackNPN
等于V


L+^BEl imitPNP_-^-o0
[0055]结果，在电流信号方面产生了:
rnncel T?Tvu (VL+VbelimitPNP-Ao) /VT
[0056]ICfeedback—NPN ?I Sfeedback—ΝΡΝ*Θ
[0057]由于低电压阈值信号\和限幅PNP晶体管380的基极-发射极电压VbeUmitPNP大致恒定，所以能够看到即使积分器310的输出电压信号A。的小幅变化也会导致反馈NPN晶体管383的集电极电流ICFeedbac;kNPN的大幅变化。如以上所提到的，积分器310的输出信号的幅度变化将导致反馈NPN晶体管383找到通过音频输入信号303所汲取的所有过量(削波)电流变得高于输入消波阈值的源头。因此，这有效地将限幅从如图2B(表现出削波)中所示的生硬且扁平的限幅软化为如图4所示的更为柔软且圆形的限幅。
[0058]如以上所描述的，本实用新型的实施例具有优于常规D类PWM放大器及其操作方法的优势。例如，限幅电路370是积分器305的反馈电路系统的一部分，从而其并不被D类PWM放大器的其它部分的带宽所限幅。因此，限幅电路370能够更快地针对削波事件作出反应，并且甚至防止了削波以及削波可能引入的可听噪声和失真。
[0059]另外，限幅电路370还可以被用来对D类PWM放大器300的输出功率进行控制。这可以通过调节阈值电压信号Vh和' 以调节对诸如扬声器(未示出)的负载进行驱动的PWM输出信号的功率而得到控制。也就是说，能够通过作为调节音频输入信号303的幅度的替代或者除此之外而调节Vh和\来对扬声器的音量进行调节。
[0060]图5是根据本文所公开主题的实施方式的包括图3的D类PWM放大器的系统500的框图。系统500可以包括具有如以上所描述的D类PWM放大器300的第一集成电路504。系统500可以进一步包括耦合至第一集成电路504的第二集成电路550。这些集成电路可以形成在相应集成电路裸片上或者可以形成在单个集成电路裸片上。再另外地，集成电路504和550还可以单独或共同通信耦合至处理器560和存储器570。每个附加组件也可以由相同集成电路裸片形成或者可以包括单独的集成电路裸片。
[0061]如图5所示的这样的系统500可以是可以对D类PWM放大器300加以利用的任意适当应用。一个特定示例可以是针对集成电路具有有限的可用功率和/或有限的裸片空间的低功率信号放大器。因此，第一或第二集成电路504和550可以包括被配置为对诸如环境噪声或原理信号之类的具体信号参数进行放大以使得生成放大的数字信号来表示所感应参数的放大器或放大电路。
[0062]虽然本文所讨论的主题可以有各种修改和可替换构造，但是图中示出了其某些所说明的实施例并且在上文中对其进行了详细描述。然而，应当理解的是，并非意在将权利要求局限于所公开的具体形式，而是与之相反，其意在覆盖落入权利要求的精神和范围之内的所有修改、可替换构造和等效形式。
【权利要求】
1.一种电路，其特征是，所述电路包括: 输入节点，被配置为接收输入信号； 放大器，耦合至所述输入节点并且被配置为在输出节点上生成放大的输入信号；以及 限幅电路，耦合至反馈回路中的所述放大器并且被配置为对所述放大的信号进行限幅。
2.根据权利要求1所述的电路，其特征是，所述放大器进一步包括D类脉冲宽度调制放大器。
3.根据权利要求1所述的电路，其特征是，所述放大器进一步包括积分器，所述积分器具有在所述反馈回路中的电阻-电容分支并且耦合至所述输入节点，以使得所述积分器被配置为生成经积分的输入信号。
4.根据权利要求3所述的电路，其特征是，所述放大器进一步包括比较器，所述比较器耦合至所述积分器的输出，并且被配置为基于所述积分器输出信号和基准信号的比较而生成逻辑信号。
5.根据权利要求4所述的电路，其特征是，所述基准信号包括三角波信号，并且所述电路进一步包括被配置为生成所述三角波信号的三角波生成器。
6.根据权利要求4所述的电路，其特征是，所生成的逻辑信号包括脉冲宽度调制信号。
7.根据权利要求4所述的电路，其特征是，所述放大器进一步包括驱动级，所述驱动级具有缓冲器电路和推挽级并且被配置为生成所述放大的输入信号。
8.根据权利要求1所述的电路，其特征是，所述放大器进一步包括耦合在所述输出节点和所述输入节点之间的反馈电路。
9.根据权利要求1所述的电路，其特征是，所述限幅电路进一步包括阈值电压生成电路，所述阈值电压生成电路被配置为生成第一阈值电压和第二阈值电压。
10.根据权利要求1所述的电路，其特征是，所述限幅电路进一步包括第一补偿电路，所述第一补偿电路被配置为在所述输入信号超过第一电压阈值的情况下对来自所述输入信号的电流提供电流路径。
11.根据权利要求10所述的电路，其特征是，所述限幅电路进一步包括第二补偿电路，所述第二补偿电路被配置为在所述输入信号超过第二电压阈值的情况下对来自所述输入信号的电流提供电流路径。
12.根据权利要求11所述的电路，其特征是，所述第一补偿电路包括NPN双极结型晶体管并且所述第二补偿电路包括PNP双极结型晶体管。
13.根据权利要求1所述的电路，其特征是，所述限幅电路进一步包括用于在所述输入信号超过第一电压阈值的情况接合第一补偿电路的第一双极结型晶体管开关以及用于在所述输入信号超过第二电压阈值的情况接合第二补偿电路的第二双极结型晶体管开关。
14.根据权利要求1所述的电路，其特征是，所述限幅电路进一步包括被配置为调节所述限幅电路的限幅的电阻器网络。
15.一种D类脉冲宽度调制放大器，其特征是，所述D类脉冲宽度调制放大器包括: 输入节点，被配置为接收模拟输入信号； 积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号； 脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及 限幅器，其耦合在所述输入节点和所述内部节点之间并且被配置为减少削波。
16.根据权利要求15所述的D类脉冲宽度调制放大器，其特征是，所述限幅器进一步包括第一补偿电路，所述第一补偿电路被配置为在所述输入信号超过第一电压阈值的情况下对来自所述输入信号的电流提供电流路径。
17.根据权利要求16所述的D类脉冲宽度调制放大器，其特征是，所述限幅器进一步包括第二补偿电路，所述第二补偿电路被配置为在所述输入信号超过第二电压阈值的情况下对来自所述输入信号的电流提供电流路径。
18.根据权利要求17所述的D类脉冲宽度调制放大器，其特征是，所述第一补偿电路包括NPN双极结型晶体管并且所述第二补偿电路包括PNP双极结型晶体管。
19.一种集成电路，其特征是，所述集成电路包括: 输入节点，被配置为接收模拟输入信号； 积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号；脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及 限幅器，耦合在所述输入节点和所述内部节点之间并且被配置为减少削波。
20.根据权利要求19所述的集成电路，其特征是，进一步包括单个集成电路裸片。
21.根据权利要求19所述的集成电路，其特征是，进一步包括多个集成电路裸片。
22.—种电路系统，其特征是，所述电路系统包括: 第一集成电路，所述第一集成电路具有: 输入节点，被配置为接收模拟输入信号； 积分器，耦合至所述输入节点并且被配置为在内部节点上生成经积分的输入信号；脉冲宽度调制信号生成器，耦合至所述内部节点并且被配置为生成用于驱动放大器输出级的脉冲宽度调制信号；以及 限幅器，其耦合在所述输入节点和所述内部节点之间并且被配置为减少削波；以及 第二集成电路，耦合至所述第一集成电路。
23.根据权利要求22所述的电路系统，其特征是，所述第一集成电路和所述第二集成电路之一进一步包括处理器。
24.根据权利要求22所述的电路系统，其特征是，所述第一集成电路和所述第二集成电路之一进一步包括存储器。
25.根据权利要求22所述的电路系统，其特征是，所述输入节点包括差分输入节点。
【文档编号】H03F1/32GK203933574SQ201420057035
【公开日】2014年11月5日 申请日期:2014年1月28日 优先权日:2014年1月28日
【发明者】林鸿武 申请人:意法半导体研发(深圳)有限公司