一种pwm信号上电掉电保护电路的制作方法
【专利摘要】本实用新型公开了一种PWM信号上电掉电保护电路，包括滞环比较电路、与门电路、第一电源监控电路、第二电源监控电路和缓冲电路，所述与门电路分别与滞环比较电路、第一电源监控电路、第二电源监控电路和缓冲电路相连；本实用新型设有电源监控和比较电路，可随时监控电路供电的情况，在电路上电时，电压低于设定的阈值时，限制了PWM信号的输出，同时在电路掉电时，设置的三极管不导通，禁止PWM信号从缓冲模块输出，实现封锁PWM信号，从而保护半导体器件，当电路上电时，各级电平达到一定限制，才能解锁PWM信号，避免了初始上电或某一级电平掉电给半导体开关器件造成的损坏，延长了半导体开关器件的使用寿命，节约了产品的成本。
【专利说明】—种PWM信号上电掉电保护电路
【技术领域】
[0001]本发明公开了一种PWM信号上电掉电保护电路，属于电路设计【技术领域】。
【背景技术】
[0002]随着电力电子技术的迅猛发展和成熟，电力系统中有源滤波产品应用日益增多。而PWM信号是对半导体开关器件的导通和关断进行控制的，使输出端得到一系列幅值相等而宽度不相等的脉冲，用这些脉冲来代替正弦波或其他所需要的波形。按一定的规则对各脉冲的宽度进行调制，既可改变逆变电路输出电压的大小，也可改变输出频率。
[0003]PWM是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM信号仍然是数字的，因为在给定的任何时刻，满幅值的直流供电要么完全有(0N)，要么完全无(OFF)。电压或电流源是以一种通(0N)或断(OFF)的重复脉冲序列被加到模拟负载上去的。通的时候即是直流供电被加到负载上的时候，断的时候即是供电被断开的时候。
[0004]脉冲宽度调制是一种模拟控制方式，其根据相应载荷的变化来调制晶体管基极或M0S管栅极的偏置，来实现晶体管或M0S管导通时间的改变，从而实现开关稳压电源输出的改变。这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。
[0005]目前常用的PWM信号上电保护是在主控芯片的PWM信号输出处加上拉或下拉电阻，没有考虑到主控芯片在上电过程中其PWM信号输出电平是不确定的，掉电保护主要是将掉电反馈信号输入到主控芯片，近而控制PWM信号的输出，该方法处理PWM信号时间响应慢，上电掉电时没有PWM信号封锁措施。这样在初始上电的PWM信号各级电平转换时，有可能会出现各个电平上电时序的不同，而造成初始上电时半导体开关器件的短时直通，对半导体开关器件造成损坏。而在掉电时，如未加PWM信号保护也有可能造成对半导体开关器件的损坏。
[0006]而半导体开关器件是有源滤波产品逆变输出的关键执行部件，直接影响着有源滤波产品的性能参数乃至有源滤波产品的寿命，同时半导体开关器件的售价相对于其他元器件来说较高，所以对半导体开关器件的保护不仅能够为企业节省成本，提高经济效益，同时又能提高有源滤波产品的性能参数及其使用寿命，节能减排，为客户创造更大利益。
[0007]现有应用的电路中，电路在初始上电或是某一级电平掉电给半导体开关器件会造成一定的损伤，这种损伤的程度会决定了半导体的使用寿命，半导体器件可能在掉电一开始就出现不能工作的问题，也有可能会在日后的正常工作中停止工作，这种不可预防的寿命停止会给企业带来一定的损失，当某个关键的半导体器件损坏的时候，往往会造成无法挽回的巨大损失，因此需要研制开发出一种PWM信号上电掉电保护电路，来解决现有技术存在的问题和不足。
【发明内容】
[0008]本发明所要解决的技术问题是:针对现有技术的缺陷，提供一种PWM信号上电掉电保护电路，设有电源监控和比较电路，可随时监控电路供电的情况，在电路上电时，电压低于设定的阈值时，限制了 PWM信号的输出，同时在电路掉电时，设置的三极管不导通，禁止PWM信号从缓冲模块输出，实现封锁PWM信号，从而保护半导体器件，当电路上电时，各级电平达到一定限制，才能解锁PWM信号，避免了初始上电或某一级电平掉电给半导体开关器件造成的损坏，延长了半导体开关器件的使用寿命，节约了产品的成本。
[0009]本发明为解决上述技术问题采用以下技术方案:
[0010]一种PWM信号上电掉电保护电路，包括滞环比较电路、与门电路、第一电源监控电路、第二电源监控电路和缓冲电路，所述与门电路分别与滞环比较电路、第一电源监控电路、第二电源监控电路和缓冲电路相连；
[0011]所述滞环比较电路中设置有电源转换芯片；所述与门电路设置有与门芯片；所述滞环比较电路中设置有第一、第二运算放大器；所述第一、第二电源监控电路中分别设置有第一、第二电源监控芯片；所述缓冲电路中设置有第一、第二缓冲芯片和DSP芯片。
[0012]作为本发明的进一步优化方案，所述的电源转换芯片的信号为TPS3801K33DCK。
[0013]作为本发明的进一步优化方案，所述与门芯片的型号为74HC21D，所述三极管的型号为 MMBT4124。
[0014]作为本发明的进一步优化方案，所述第一电源监控芯片和第二电源监控芯片的型号均为ADM708AR。
[0015]作为本发明的进一步优化方案，所述第一运算放大器和第二运算放大器的型号为均 0P2177AR。
[0016]作为本发明的进一步优化方案，所述第一缓冲芯片和第二缓冲芯片的型号均为SN74HC245DW。
[0017]作为本发明的进一步优化方案，所述DSP芯片的型号为TMS320F2812PGFA。
[0018]作为本发明的进一步优化方案，所述滞环比较电路还包括比较器、第一电阻、第二电阻、第三电阻、第四电阻；
[0019]所述与门电路还包括第十四电阻、第十五电阻、第十六电阻、三极管；
[0020]所述第一电源监控电路还包括第五电阻、第六电阻；
[0021]所述第二电源监控电路还包括第七电阻、第八电阻、第九电阻、第十电阻、第i^一电阻、第十二电阻、第十三电阻；
[0022]所述电源转换芯片的输入端分别连接5V电压的输入端、第一电阻的一端；
[0023]所述第一电阻的另一端分别连接第二电阻的一端、比较器的反相输入端，所述第二电阻的另一端接地；
[0024]所述电源转换芯片的输出端分别连接3.3V的电压、第三电阻的一端；
[0025]所述第三电阻的另一端分别连接第四电阻的一端、比较器的正相输入端；
[0026]所述第四电阻的另一端分别连接比较器的输出端、与门芯片的第一引脚；
[0027]所述与门芯片的第二引脚连接第一电源监控芯片的第四引脚；
[0028]所述与门芯片的第四引脚连接第二电源监控芯片的第四引脚；
[0029]所述与门芯片的第五引脚连接第十六电阻的一端，所述第十六电阻的另一端连接5V电压；
[0030]所述与门芯片的输出端连接第十四电阻的一端，所述第十四电阻的另一端连接三极管的基极；
[0031]所述第一电源监控芯片的第九引脚分别连接第五电阻的一端、第六电阻的一端；所述第五电阻的另一端连接15V电压，所述第六电阻的另一端接地；
[0032]所述第二电源监控芯片的第五引脚分别连接第十二电阻的一端、第十三电阻的一端；所述第十二电阻的另一端接地，所述第十三电阻的另一端连接15V电压；
[0033]所述第二电源监控芯片的第九引脚分别连接第一运算放大器的输出端、第十一电阻的一端；
[0034]所述第一运算放大器的正相输入端连接第九电阻的一端，所述第九电阻的另一端接地；
[0035]所述第一运算放大器的反相输入端分别连接第十电阻的一端、第十一电阻的另一端;
[0036]所述第十电阻的另一端连接第二运算放大器的输出端，所述第二运算放大器的输出端还与第二运算放大器的反相输入端相连；
[0037]所述第二运算放大器的正相输入端分别连接第七电阻的一端、第八电阻的一端；
[0038]所述第七电阻的另一端接负15V电压，所述第八电阻的另一端接地；
[0039]所述三极管的集电极分别连接第十五电阻的一端、第一缓冲芯片的输出使能端、第二缓冲芯片的输出使能端；
[0040]所述DSP芯片的第一输出端连接第一缓冲芯片的第一输入端；所述DPS芯片的第二输出端连接第一缓冲芯片的第二输入端；所述DSP芯片的第三输出端连接第一缓冲芯片的第三输入端；所述DSP芯片的第四输出端连接第一缓冲芯片的第四输入端；所述DSPS片的第五输出端连接第一缓冲芯片的第五输入端；所述DSP芯片的第六输出端连接第一缓冲芯片的第六输入端；
[0041]所述DSP芯片的第七输出端连接第二缓冲芯片的第一输入端；所述DPS芯片的第八输出端连接第二缓冲芯片的第二输入端；所述DSP芯片的第九输出端连接第二缓冲芯片的第三输入端；所述DSP芯片的第十输出端连接第二缓冲芯片的第四输入端；所述DSP芯片的第十一输出端连接第二缓冲芯片的第五输入端；所述DSP芯片的第十二输出端连接第二缓冲芯片的第六输入端；
[0042]第一电源监控模块中的第一电源监控芯片的第五引脚和第九引脚分别连接直流5V电压和直流15V电压，当5V电压上电达到4.4V，同时15V电压上电达到12.25V时，第一电源监控芯片输出为高电平，在此之前，第一电源监控芯片输出一直未低电平，这时，电源转换芯片的电源输入端为直流5V电压，电源转换芯片上电后，当电源转换芯片的输出端的电压大于2.5V,比较器的输出为高电平，由电源转换芯片、比较器、第一电阻、第二电阻、第三电阻、第四电阻组成的滞环比较器的2个电压阈值分别为2.5V、3.0V，所以在电源转换芯片输出电压大于2.5V后，比较器的输出一直为高电平；
[0043]第二电源监控芯片的正15V电压和负15V电压上电分别达到10.83V和-10.83V时，第二电源监控芯片的输出为高电平，在此之前一直为低电平；
[0044]第一缓冲芯片和第二缓冲芯片由B组输入端接收到的信号允许进入到A组端进行输出，第一缓冲芯片A组和第二缓冲芯片的A组输出的信号输入到驱动电路中，驱动半导体开关，DSP产生的PWM信号分别输入到第一缓冲芯片的B组输入端和第二缓冲芯片的的B组输入端，当允许PWM信号从第一缓冲芯片、第二缓冲芯片的A组输出到B组，当比较器、第一电源监控芯片、第二电源监控芯片的输出均为高电平后，与门芯片的输出也为高电平，这时，三极管导通，第一缓冲芯片和第二缓冲芯片的输出使能端使能，第一缓冲芯片和第二缓冲芯片则允许PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，上述提到的直流5V、3.3V、直流15V、正15V、负15V电压中有一个电平掉电，并达到设定的阈值，与门芯片的输出为低电平，三极管不能导通，第一缓冲芯片和第二缓冲芯片的输出使能端为高电平，禁止PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，则驱动电路不工作，半导体开关不能工作。
[0045]本发明采用以上技术方案与现有技术相比，具有以下技术效果:
[0046]第一:本发明设有电源监控和比较电路，可随时监控电路供电的情况，在电路上电时，电压低于设定的阈值时，限制了 PWM信号的输出；
[0047]第二:本发明在电路掉电时，设置的三极管不导通，禁止PWM信号从缓冲模块输出，实现封锁PWM信号，从而保护半导体器件；
[0048]第三:本发明当电路上电时，各级电平达到一定限制，才能解锁PWM信号，避免了初始上电或某一级电平掉电给半导体开关器件造成的损坏，延长了半导体开关器件的使用寿命，节约了产品的成本。
【专利附图】
【附图说明】
[0049]图1是本发明的电路模块示意图；
[0050]图2为本发明的电路结构示意图；
[0051]其中，尺1、1?2、1?3、1?4、1?5、1?6、1?7、1?8、1?9、1?10、1?11、1?12、1?13、1?14、1?15、1?16、仍、似八、U3A、U4、U5、U6A、U6B、U7、U8、U9、Ql分别表示第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第i^一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、电源转换芯片、比较器、与门芯片、第一电源监控芯片、第二电源监控芯片、第一运算放大器、第二运算放大器、第一缓冲芯片、第二缓冲芯片、DSP芯片、三极管。
【具体实施方式】
[0052]下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0053]本【技术领域】技术人员可以理解的是，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。
[0054]本【技术领域】技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
[0055]下面结合附图对本发明的技术方案做进一步的详细说明:
[0056]一种PWM信号上电掉电保护电路，如图1所示，包括滞环比较电路、与门电路、第一电源监控电路、第二电源监控电路和缓冲电路，所述与门电路分别与滞环比较电路、第一电源监控电路、第二电源监控电路和缓冲电路相连；
[0057]如图2所示，所述滞环比较电路包括电源转换芯片、比较器、第一电阻、第二电阻、第三电阻、第四电阻；所述与门电路包括与门芯片、第十四电阻、第十五电阻、第十六电阻、三极管；所述第一电源监控电路包括第一电源监控芯片、第五电阻、第六电阻；所述第二电源监控电路包括第二电源监控芯片、第一运算放大器、第二运算放大器、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻；所述缓冲电路包括第一缓冲芯片、第二缓冲芯片、DSP芯片；
[0058]所述电源转换芯片的输入端分别连接5V电压的输入端、第一电阻的一端；
[0059]所述第一电阻的另一端分别连接第二电阻的一端、比较器的反相输入端，所述第二电阻的另一端接地；
[0060]所述电源转换芯片的输出端分别连接3.3V的电压、第三电阻的一端；
[0061]所述第三电阻的另一端分别连接第四电阻的一端、比较器的正相输入端；
[0062]所述第四电阻的另一端分别连接比较器的输出端、与门芯片的第一引脚；
[0063]所述与门芯片的第二引脚连接第一电源监控芯片的第四引脚；
[0064]所述与门芯片的第四引脚连接第二电源监控芯片的第四引脚；
[0065]所述与门芯片的第五引脚连接第十六电阻的一端，所述第十六电阻的另一端连接5V电压；
[0066]所述与门芯片的输出端连接第十四电阻的一端，所述第十四电阻的另一端连接三极管的基极；
[0067]所述第一电源监控芯片的第九引脚分别连接第五电阻的一端、第六电阻的一端；所述第五电阻的另一端连接15V电压，所述第六电阻的另一端接地；
[0068]所述第二电源监控芯片的第五引脚分别连接第十二电阻的一端、第十三电阻的一端；所述第十二电阻的另一端接地，所述第十三电阻的另一端连接15V电压；
[0069]所述第二电源监控芯片的第九引脚分别连接第一运算放大器的输出端、第十一电阻的一端；
[0070]所述第一运算放大器的正相输入端连接第九电阻的一端，所述第九电阻的另一端接地；
[0071]所述第一运算放大器的反相输入端分别连接第十电阻的一端、第十一电阻的另一端;
[0072]所述第十电阻的另一端连接第二运算放大器的输出端，所述第二运算放大器的输出端还与第二运算放大器的反相输入端相连；
[0073]所述第二运算放大器的正相输入端分别连接第七电阻的一端、第八电阻的一端；
[0074]所述第七电阻的另一端接负15V电压，所述第八电阻的另一端接地；
[0075]所述三极管的集电极分别连接第十五电阻的一端、第一缓冲芯片的输出使能端、第二缓冲芯片的输出使能端；
[0076]所述DSP芯片的第一输出端连接第一缓冲芯片的第一输入端；所述DPS芯片的第二输出端连接第一缓冲芯片的第二输入端；所述DSP芯片的第三输出端连接第一缓冲芯片的第三输入端；所述DSP芯片的第四输出端连接第一缓冲芯片的第四输入端；所述DSP芯片的第五输出端连接第一缓冲芯片的第五输入端；所述DSP芯片的第六输出端连接第一缓冲芯片的第六输入端；
[0077]所述DSP芯片的第七输出端连接第二缓冲芯片的第一输入端；所述DPS芯片的第八输出端连接第二缓冲芯片的第二输入端；所述DSP芯片的第九输出端连接第二缓冲芯片的第三输入端；所述DSP芯片的第十输出端连接第二缓冲芯片的第四输入端；所述DSP芯片的第十一输出端连接第二缓冲芯片的第五输入端；所述DSP芯片的第十二输出端连接第二缓冲芯片的第六输入端；
[0078]作为本发明的进一步优化方案，所述的电源转换芯片的信号为TPS3801K33DCK。
[0079]作为本发明的进一步优化方案，所述与门芯片的型号为74HC21D，所述三极管的型号为 MMBT4124。
[0080]作为本发明的进一步优化方案，所述第一电源监控芯片和第二电源监控芯片的型号均为ADM708AR。
[0081]作为本发明的进一步优化方案，所述第一运算放大器和第二运算放大器的型号为均 0P2177AR。
[0082]作为本发明的进一步优化方案，所述第一缓冲芯片和第二缓冲芯片的型号均为SN74HC245DW。
[0083]第一电源监控模块中的第一电源监控芯片的第五引脚和第九引脚分别连接直流5V电压和直流15V电压，当5V电压上电达到4.4V，同时15V电压上电达到12.25V时，第一电源监控芯片输出为高电平，在此之前，第一电源监控芯片输出一直未低电平，这时，电源转换芯片的电源输入端为直流5V电压，电源转换芯片上电后，当电源转换芯片的输出端的电压大于2.5V,比较器的输出为高电平，由电源转换芯片、比较器、第一电阻、第二电阻、第三电阻、第四电阻组成的滞环比较器的2个电压阈值分别为2.5V、3.0V，所以在电源转换芯片输出电压大于2.5V后，比较器的输出一直为高电平。
[0084]第二电源监控芯片的正15V电压和负15V电压上电分别达到10.83V和-10.83V时，第二电源监控芯片的输出为高电平，在此之前一直为低电平。
[0085]第一缓冲芯片和第二缓冲芯片由B组输入端接收到的信号允许进入到A组端进行输出，第一缓冲芯片A组和第二缓冲芯片的A组输出的信号输入到驱动电路中，驱动半导体开关，DSP产生的PWM信号分别输入到第一缓冲芯片的B组输入端和第二缓冲芯片的的B组输入端，当允许PWM信号从第一缓冲芯片、第二缓冲芯片的A组输出到B组，当比较器、第一电源监控芯片、第二电源监控芯片的输出均为高电平后，与门芯片的输出也为高电平，这时，三极管导通，第一缓冲芯片和第二缓冲芯片的输出使能端使能，第一缓冲芯片和第二缓冲芯片则允许PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，上述提到的直流5V、3.3V、直流15V、正15V、负15V电压中有一个电平掉电，并达到设定的阈值，与门芯片的输出为低电平，三极管不能导通，第一缓冲芯片和第二缓冲芯片的输出使能端为高电平，禁止PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，则驱动电路不工作，半导体开关不能工作，实现封锁PWM信号的功能，有效的保护半导体开关。
[0086]上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
【权利要求】
1.一种PWM信号上电掉电保护电路，其特征在于:包括滞环比较电路、与门电路、第一电源监控电路、第二电源监控电路和缓冲电路，所述与门电路分别与滞环比较电路、第一电源监控电路、第二电源监控电路和缓冲电路相连； 所述滞环比较电路中设置有电源转换芯片；所述与门电路设置有与门芯片；所述滞环比较电路中设置有第一、第二运算放大器；所述第一、第二电源监控电路中分别设置有第一、第二电源监控芯片；所述缓冲电路中设置有第一、第二缓冲芯片和DSP芯片。
2.根据权利要求1所述的一种PWM信号上电掉电保护电路，其特征在于:所述的电源转换芯片的信号为TPS3801K33DCK。
3.根据权利要求1或2所述的一种PWM信号上电掉电保护电路，其特征在于:所述与门芯片的型号为74HC21D，所述三极管的型号为MMBT4124。
4.根据权利要求1或2所述的一种PWM信号上电掉电保护电路，其特征在于:所述第一电源监控芯片和第二电源监控芯片的型号均为ADM708AR。
5.根据权利要求1或2所述的一种PWM信号上电掉电保护电路，其特征在于:所述第一运算放大器和第二运算放大器的型号为均0P2177AR。
6.根据权利要求1或2所述的一种PWM信号上电掉电保护电路，其特征在于:所述第一缓冲芯片和第二缓冲芯片的型号均为SN74HC245DW。
7.根据权利要求6所述的一种PWM信号上电掉电保护电路,其特征在于:所述DSP芯片的型号为 TMS320F2812PGFA。
8.根据权利要求7所述的一种PWM信号上电掉电保护电路，其特征在于:所述滞环比较电路还包括比较器、第一电阻、第二电阻、第三电阻、第四电阻； 所述与门电路还包括第十四电阻、第十五电阻、第十六电阻、三极管； 所述第一电源监控电路还包括第五电阻、第六电阻； 所述第二电源监控电路还包括第七电阻、第八电阻、第九电阻、第十电阻、第i^一电阻、第十二电阻、第十三电阻； 所述电源转换芯片的输入端分别连接5V电压的输入端、第一电阻的一端； 所述第一电阻的另一端分别连接第二电阻的一端、比较器的反相输入端，所述第二电阻的另一端接地； 所述电源转换芯片的输出端分别连接3.3V的电压、第三电阻的一端； 所述第三电阻的另一端分别连接第四电阻的一端、比较器的正相输入端； 所述第四电阻的另一端分别连接比较器的输出端、与门芯片的第一引脚； 所述与门芯片的第二引脚连接第一电源监控芯片的第四引脚； 所述与门芯片的第四引脚连接第二电源监控芯片的第四引脚； 所述与门芯片的第五引脚连接第十六电阻的一端，所述第十六电阻的另一端连接5V电压； 所述与门芯片的输出端连接第十四电阻的一端，所述第十四电阻的另一端连接三极管的基极； 所述第一电源监控芯片的第九引脚分别连接第五电阻的一端、第六电阻的一端；所述第五电阻的另一端连接15V电压，所述第六电阻的另一端接地； 所述第二电源监控芯片的第五引脚分别连接第十二电阻的一端、第十三电阻的一端；所述第十二电阻的另一端接地，所述第十三电阻的另一端连接15V电压； 所述第二电源监控芯片的第九引脚分别连接第一运算放大器的输出端、第十一电阻的一端; 所述第一运算放大器的正相输入端连接第九电阻的一端，所述第九电阻的另一端接地； 所述第一运算放大器的反相输入端分别连接第十电阻的一端、第十一电阻的另一端；所述第十电阻的另一端连接第二运算放大器的输出端，所述第二运算放大器的输出端还与第二运算放大器的反相输入端相连； 所述第二运算放大器的正相输入端分别连接第七电阻的一端、第八电阻的一端； 所述第七电阻的另一端接负15V电压，所述第八电阻的另一端接地； 所述三极管的集电极分别连接第十五电阻的一端、第一缓冲芯片的输出使能端、第二缓冲芯片的输出使能端； 所述DSP芯片的第一输出端连接第一缓冲芯片的第一输入端；所述DPS芯片的第二输出端连接第一缓冲芯片的第二输入端；所述DSP芯片的第三输出端连接第一缓冲芯片的第三输入端；所述DSP芯片的第四输出端连接第一缓冲芯片的第四输入端；所述DSP芯片的第五输出端连接第一缓冲芯片的第五输入端；所述DSP芯片的第六输出端连接第一缓冲芯片的第六输入端； 所述DSP芯片的第七输出端连接第二缓冲芯片的第一输入端；所述DPS芯片的第八输出端连接第二缓冲芯片的第二输入端；所述DSP芯片的第九输出端连接第二缓冲芯片的第三输入端；所述DSP芯片的第十输出端连接第二缓冲芯片的第四输入端；所述DSP芯片的第十一输出端连接第二缓冲芯片的第五输入端；所述DSP芯片的第十二输出端连接第二缓冲芯片的第六输入端； 第一电源监控模块中的第一电源监控芯片的第五引脚和第九引脚分别连接直流5V电压和直流15V电压，当5V电压上电达到4.4V，同时15V电压上电达到12.25V时，第一电源监控芯片输出为高电平，在此之前，第一电源监控芯片输出一直未低电平，这时，电源转换芯片的电源输入端为直流5V电压，电源转换芯片上电后，当电源转换芯片的输出端的电压大于2.5V,比较器的输出为高电平，由电源转换芯片、比较器、第一电阻、第二电阻、第三电阻、第四电阻组成的滞环比较器的2个电压阈值分别为2.5V、3.0V，所以在电源转换芯片输出电压大于2.5V后，比较器的输出一直为高电平； 第二电源监控芯片的正15V电压和负15V电压上电分别达到10.83V和-10.83V时，第二电源监控芯片的输出为高电平，在此之前一直为低电平； 第一缓冲芯片和第二缓冲芯片由B组输入端接收到的信号允许进入到A组端进行输出，第一缓冲芯片A组和第二缓冲芯片的A组输出的信号输入到驱动电路中，驱动半导体开关，DSP产生的PWM信号分别输入到第一缓冲芯片的B组输入端和第二缓冲芯片的的B组输入端，当允许PWM信号从第一缓冲芯片、第二缓冲芯片的A组输出到B组，当比较器、第一电源监控芯片、第二电源监控芯片的输出均为高电平后，与门芯片的输出也为高电平，这时，三极管导通，第一缓冲芯片和第二缓冲芯片的输出使能端使能，第一缓冲芯片和第二缓冲芯片则允许PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，上述提到的直流5V、3.3V、直流15V、正15V、负15V电压中有一个电平掉电，并达到设定的阈值，与门芯片的输出为低电平，三极管不能导通，第一缓冲芯片和第二缓冲芯片的输出使能端为高电平，禁止PWM信号从第一缓冲芯片、第二缓冲芯片的B组输出到A组，则驱动电路不工作，半导体开关不能工作。
【文档编号】H03K17/08GK204068902SQ201420358792
【公开日】2014年12月31日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】郑静, 花跃学, 仇志凌, 张东, 芮国强, 温小林, 张明, 李刚 申请人:南京亚派科技股份有限公司