一种超声容积测量仪fpga系统的模数转换电路的制作方法
【专利摘要】本实用新型涉及模数转换【技术领域】，尤其是一种超声容积测量仪FPGA系统的模数转换电路。它包括AD7472芯片和运算放大器，其中AD7472芯片的第五引脚与运算放大器的信号输出端连接，运算放大器的同相输入端分别连接有第一电阻和第二电阻，第一电阻的两端并联有第一电容，运算放大器的反相输入端连接至其信号输出端并分别通过第四电容和第五电容接地，AD7472芯片的第二十一引脚分别通过第二电容和第三电容接地，AD7472芯片的第四引脚分别连接有第一电感、第六电容和第七电容，AD7472芯片的第二十引脚分别连接有第二电感、第八电容和第九电容。本实用新型采用精度高、转换速率快及结构简单，具有很强的实用性。
【专利说明】—种超声容积测量仪FPGA系统的模数转换电路
【技术领域】
[0001]本实用新型涉及模数转换【技术领域】，尤其是一种超声容积测量仪FPGA系统的模数转换电路。
【背景技术】
[0002]近年来，随着科技的迅速发展，医疗仪器上的超声技术也跟着迅速发展，国内医疗超声技术水平也在迅速提高。在一种超声容积测量仪FPGA系统中，模数转换电路时必不可少的，以便系统的对数据的处理。在转换的过程中转换速度是A/D转换电路的考虑的重点，只有较高的转换速度，才能保证数据采集时的精度。为了提高系统的精度，有必要提出一种高速地模数转换电路，以便满足人们的需要。
实用新型内容
[0003]针对上述现有技术中存在的不足，本实用新型的目的在于提供一种转换速度快、精度高的超声容积测量仪FPGA系统的模数转换电路。
[0004]为了实现上述目的，本实用新型采用如下技术方案:
[0005]一种超声容积测量仪FPGA系统的模数转换电路，它包括AD7472芯片和运算放大器，所述AD7472芯片的第六引脚接收放大电路传输过来的信号,所述AD7472芯片的第五引脚与运算放大器的信号输出端连接，所述运算放大器的同相输入端分别连接有第一电阻和第二电阻，所述第一电阻的两端并联有第一电容，所述运算放大器的反相输入端连接至其信号输出端并分别通过第四电容和第五电容接地，所述AD7472芯片的第二十一引脚分别通过第二电容和第三电容接地，所述AD7472芯片的第四引脚分别连接有第一电感、第六电容和第七电容，所述AD7472芯片的第二十引脚分别连接有第二电感、第八电容和第九电容，所述AD7472芯片的其他引脚连接至FPGA。
[0006]由于采用了上述方案，本实用新型采用精度高、转换速率快、低功率的AD7472芯片，完成高速A/D转换，具有很强的实用性。
【专利附图】
【附图说明】
[0007]图1是本实用新型实施例的电路结构图。
【具体实施方式】
[0008]以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
[0009]如图1所示，本实施例的一种超声容积测量仪FPGA系统的模数转换电路，它包括AD7472芯片Ul和运算放大器U2，AD7472芯片的第六引脚接收放大电路传输过来的信号，AD7472芯片Ul的第五引脚与运算放大器U2的信号输出端连接，运算放大器Ul的同相输入端分别连接有第一电阻R138和第二电阻R139，第一电阻R138的两端并联有第一电容C125，运算放大器U2的反相输入端连接至其信号输出端并分别通过第四电容C151和第五电容C78接地，AD7472芯片Ul的第二i^一引脚分别通过第二电容C150和第三电容C74接地，AD7472芯片Ul的第四引脚分别连接有第一电感L16、第六电容C153和第七电容C79，AD7472芯片Ul的第二十引脚分别连接有第二电感L21、第八电容C152和第九电容C80，AD7472芯片Ul的其他引脚连接至FPGA。
[0010]本实施例的模数转换电路将放大电路放大后的信号从模拟信号转换为系统能识别的数字信号，以便系统的对数据的处理。在转换的过程中转换速度是模数转换电路的考虑的重点，只有较高的转换速度，才能保证数据采集时的精度，转换出后的信号将直接传给FPGA进行处理。为了完成高速地模数转换，本转换电路中选用的转换芯片是AD7472芯片U1，其精度为12位，转换速率为1.5MSPS，功率仅为4mW，宽带宽输入。
[0011]以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本实用新型的专利保护范围内。
【权利要求】
1.一种超声容积测量仪FPGA系统的模数转换电路，其特征在于:它包括AD7472芯片和运算放大器，所述AD7472芯片的第六引脚接收放大电路传输过来的信号，所述AD7472芯片的第五引脚与运算放大器的信号输出端连接，所述运算放大器的同相输入端分别连接有第一电阻和第二电阻，所述第一电阻的两端并联有第一电容，所述运算放大器的反相输入端连接至其信号输出端并分别通过第四电容和第五电容接地，所述AD7472芯片的第二十一引脚分别通过第二电容和第三电容接地，所述AD7472芯片的第四引脚分别连接有第一电感、第六电容和第七电容，所述AD7472芯片的第二十引脚分别连接有第二电感、第八电容和第九电容，所述AD7472芯片的其他引脚连接至FPGA。
【文档编号】H03M1/12GK204168280SQ201420609265
【公开日】2015年2月18日 申请日期:2014年10月21日 优先权日:2014年10月21日
【发明者】张佳进, 陈立畅, 果霖, 杨自琼 申请人:云南农业大学