接收电路的制作方法

本发明涉及一种接收电路，尤其涉及一种应用于具有低漏电流电平移位器的接收电路。

背景技术：

半导体芯片(集成电路)是现代信息社会最重要的硬件基础。具有不同功能的芯片被整合以形成具有多重功能的电子系统，并且各种具有不同功能的芯片相互交换数据与信号。信号通过芯片传送与接收可能会含有界于0伏特(Volt,V)与3.3V之间的电压摆动范围，以建立各种电路运作，其中3.3V代表高状态(即，逻辑1)和0V代表低状态(即，逻辑0)。然而，当半导体制程涉及朝向深半微米(semi-micron)的先进程序，当前芯片采用低电压装置(例如，晶体管)以开发集成电路。相对于含有界于0V与3.3V之间的电压摆动范围的芯片，低电压装置含有界于0V与1.8V之间的较低的电压摆动范围，例如1.8V的低电压反相器，其中1.8V代表高状态和0V代表低状态。

为了整合各种芯片的功能使得芯片相互地交换数据与信号，每一种芯片皆含有接收电路，以接收从其他芯片传送的信号以及正确地传送信号。在传统的接收电路设计中，电平移位器被应用于接收电路之中，以实现位移接收信号的电压摆动范围的功能，以达到信号在电路板与具有低电压装置的芯片之间传输。然而，传统的电平移位器有漏电流路径的问题。由流过电平移位器的漏电流而引起的功率消耗可能严重地增加，因而导致高功率耗损。

技术实现要素：

有鉴于此，本发明提供一种接收电路。此接收电路能够将外部信号反转为具有低漏电流的内部信号。

本发明提供一种接收电路，适于接收外部信号并且响应于外部信号而提 供内部信号。此接收电路包括外部端、电平移位器、重置电路以及反相电路。外部端接收外部信号。电平移位器位移外部信号的电压摆动范围以产生电平移位信号。电平移位器包括拉升单元及拉降单元，其以串联方式耦接。拉升单元及拉降单元根据外部信号和内部信号被分别交替切换，使得电平移位器的漏电流路径在外部信号的不同状态期间被断开。重置电路耦接外部端和电平移位器。重置电路根据外部信号提供重置路径，以支援拉升单元及拉降单元的切换。反相电路耦接电平移位器。反相电路反转电平移位信号以产生内部信号。

在本发明的一实施例中，当外部信号在第一状态时，拉升单元被开启，重置电路响应于外部信号分别断开重置路径，以及拉降单元响应于内部信号而被关闭，以产生具有第一供应电压的电平移位信号。当外部信号在第二状态时，拉升单元被关闭，重置电路响应于外部信号分别提供重置路径，以及拉降单元在重置路径被提供之后响应于内部信号被开启，以产生具有接地电压的电平移位信号。

在本发明的一实施例中，外部信号具有第一电压摆动范围及内部信号具有第二电压摆动范围，第一电压摆动范围通过第二供应电压和接地电压被定义，以及第二电压摆动范围通过第一供应电压和接地电压被定义。

在本发明的一实施例中，外部信号的第一状态对应于第二供应电压，以及外部信号的第二状态对应于接地电压。

在本发明的一实施例中，第一供应电压小于第二供应电压，以及接收电路被应用在执行第一供应电压的芯片内。

在本发明的一实施例中，电平移位器包括第一晶体管、电阻以及第二晶体管。第一晶体管具有第一端、第二端以及控制端。第一晶体管的第一端耦接第一供应电压。第一晶体管的第二端耦接反相电路用以输出电平移位信号。第一晶体管的控制端耦接外部端。第一晶体管形成拉升单元。电阻具有第一端以及第二端。电阻的第一端耦接第一晶体管的第二端。第二晶体管具有第一端、第二端以及控制端。第二晶体管的第一端耦接电阻的第二端。第二晶体管第二端耦接具有接地电压的接地端。第二晶体管的控制端耦接反相电路用以接收内部信号。第二晶体管形成拉降单元。

在本发明的一实施例中，重置电路包括第三晶体管、第一反相器以及第 四晶体管。第三晶体管具有第一端、第二端以及控制端。第三晶体管的第一端耦接外部端。第三晶体管的控制端耦接第一供应电压。第一反相器具有输入端以及输出端。第一反相器的输入端耦接第三晶体管的第二端。第四晶体管具有第一端、第二端以及控制端。第四晶体管的第一端耦接电阻的第二端和第二晶体管的第一端。第四晶体管的第二端耦接接地端。第四晶体管的控制端耦接第一反相器的输出端。第四晶体管形成重置路径。

在本发明的一实施例中，当外部信号在第一状态时，第四晶体管响应于第一反相器的输出被关闭，以断开重置路径，以及当外部信号在第二状态时，第四晶体管响应于第一反相器的输出被开启，以提供重置路径。

在本发明的一实施例中，反相电路包括第二反相器。第二反相器具有输入端以及输出端。输入端耦接第一晶体管的第二端和电阻的第一端。输出端耦接第二晶体管的控制端，用以输出内部信号。

在本发明的一实施例中，接收电路还包括电压限制器。电压限制器具有输入端以及输出端。电压限制器的输入端耦接外部端。电压限制器的输出端耦接电平移位器和重置电路。电压限制器限制外部信号的电压摆动，并输出限制的外部信号至电平移位器和重置电路。

基于上述，本发明实施例提供了一种接收电路，此接收电路通过使用具有拉升单元和拉降单元的电平移位器，能够将外部信号反转为具有低漏电流的内部信号。由于拉升单元和拉降单元响应于外部信号和内部信号被交替地切换，电平移位器的漏电流路径可以被断开，进而得以降低流经电平移位器的漏电流的功率耗损。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例所示出的接收电路的方块示意图；

图2是依照本发明一实施例所示出的接收电路的电路示意图；

图3A～3C是依照本发明一实施例所示出的接收电路从低状态切换至高状态的等效电路示意图；

图4是依照本发明一实施例所示出图3A～3C的接收电路的信号波形示意 图；

图5A～5B是依照本发明一实施例所示出的接收电路从高状态切换至低状态的等效电路示意图；

图6是依照本发明一实施例所示出图5A～5B的接收电路的信号波形示意图。

附图标记说明：

100、200：接收电路；

110、210：外部端；

120、220：电平移位器；

122、222：拉升单元；

124、224：拉降单元；

130、230：重置电路；

140、240：反相电路；

150、250：电压限制器；

GND：接地电压；

INV1、INV2：反相器；

M1、M2、M3、M4：晶体管；

R：电阻；

RP：重置路径；

Si：内部信号；

Sls：电平移位信号；

Spd：外部信号；

Spd’：经限制的外部信号；

VCC、VDD：供应电压；

Vlim：限制电压。

具体实施方式

图1是依照本发明一实施例所示出的接收电路的方块示意图。在本实施例中，接收电路100用以接收外部信号Spd，并响应于外部信号Spd而提供内部信号Si。外部信号Spd被反转为内部信号Si，并且内部信号Si具有不同 于外部信号Spd的电压摆动范围。在本发明的一实施例中，外部信号Spd具有介于供应电压VDD和接地电压GND之间的电压摆动范围，以及内部信号Si具有介于供应电压VCC和接地电压GND之间的电压摆动范围，其中供应电压VDD大于供应电压VCC。举例来说，供应电压VDD和VCC分别为3.3伏特(Volt,V)和1.8V。接地电压为接地端的电压，例如0V的接地电压。

请参照图1，接收电路100包括外部端110、电平移位器120、重置电路130、反相电路140以及电压限制器150。在本发明的一实施例中，电平移位器120、重置电路130、反相电路140以及电压限制器150可以通过低电压装置形成，其中低电压装置具有在供应电压VCC和接地电压GND之间摆动的执行电压。

外部端110用以接收从外部电路传送的外部信号Spd。电压限制器150具有输入端与输出端。电压限制器150的输入端耦接外部端110以接收外部信号Spd。电压限制器150的输出端耦接电平移位器120和重置电路130。电压限制器150用以限制外部信号Spd的电压摆动并输出经限制的外部信号Spd’给电平移位器120和重置电路130。在本发明的一实施例中，电压限制器150可以通过两个电阻(未示出)和升压电路(未示出)组成，但本发明并不限于此。

电平移位器120用以位移经限制的外部信号Spd’的电压摆动范围，以产生电平移位信号Sls。在本发明的一实施例中，电平移位器120可以通过电平降移位器(level down shifter)实施。电平移位器120包括拉升单元(pull-up unit)122和拉降单元(pull-down unit)124。详言之，拉升单元122通过电压限制器150耦接外部端110以接收经限制的外部信号Spd’。拉降单元124耦接重置电路130和反相电路140以接收内部信号Si。此外，拉升单元122和拉降单元124以串联方式耦接。在电平移位器120中，拉升单元122响应于经限制的外部信号Spd’的状态被开启或关闭，以及拉降单元124响应于内部信号Si的状态被开启或关闭。

换句话说，自内部信号Si的状态从外部信号Spd实质上的被反转以来，拉升单元122及拉降单元124根据经限制的外部信号Spd’及内部信号Si分别被交互地切换。因此，当拉升单元122及拉降单元124同步地被开启时所形成的漏电流路径通过交互地切换拉升单元122及拉降单元124可以被断 开，进而降低流经电平移位器120的功率耗损。

重置电路130通过电压限制器150和电平移位器120耦接外部端110。重置电路130根据经限制的外部信号Spd’用以提供重置路径RP以支援拉升单元122及拉降单元124的切换。反相电路140耦接电平移位器120，并反转电平移位信号Sls以产生内部信号Si。

具体来说，在接收电路100的运作期间，当外部信号Spd为高状态时(即，供应电压VDD)，拉升单元122响应于经限制的外部信号Spd’首先被开启，以拉升电平移位信号Sls至高状态(即，供应电压VCC)。除此之外，重置电路130响应于经限制的外部信号Spd’的高状态断开重置路径RP。在反相电路140根据电平移位信号Sls产生内部信号Si之后，拉降单元124响应于内部信号Si的低状态(即，接地电压GND)被断开。因此，电平移位器120的漏电流路径可以通过拉降单元124的关闭而被断开。

另一方面，当外部信号Spd为低状态时，拉升单元122被关闭以及重置电路130响应于经限制的外部信号Spd’分别提供重置路径RP，以拉降电平移位信号Sls至低状态(即，接地电压GND)。在重置路径RP被提供以拉降电平移位信号Sls至接地电压GND之后，反相电路140根据具有接地电压GND的电平移位信号Sls产生在高状态的内部信号Si，以及开启拉降单元124以重置电平移位器120。因此，电平移位器120的漏电流路径可以通过拉升单元122的关闭而被断开。

更具体来说，由于拉升单元122以及拉降单元124交互地被切换和非同步地被开启，使得电平移位器120的漏电流路径永远被断开。

图2是依照本发明一实施例所示出的接收电路的电路示意图。请参照图2，接收电路200包括外部端210、电平移位器220、重置电路230、反相电路240以及电压限制器250。在本发明的一实施例中，电平移位器220可以通过晶体管M1、M2以及电阻R实现，其中晶体管M1形成拉升单元222和晶体管M2形成拉降单元224。重置电路230可以通过晶体管M3、M4以及反相器INV1实现。反相电路240可以通过反相器INV2实现。此外，晶体管M1～M4可以通过N通道金氧半(N-Channel MOS，NMOS)晶体管实现，每一个晶体管M1～M4具有第一端(例如，漏极端)、第二端(例如，源极端)以及控制端(例如，栅极端)，但本发明不限于此。

在电平移位器220中，晶体管M1的漏极端耦接供应电压VCC。晶体管M1的源极端耦接反相器INV2的输入端，其在供应电压VCC与接地电压GND之间运作，用以输出电平移位信号Sls。晶体管M1的栅极端经由电压限制器250耦接外部端210。电阻R的第一端耦接晶体管M1的源极端。晶体管M2的漏极端耦接电阻R的第二端。晶体管M2的源极端耦接具有接地电压GND的接地端。此外，晶体管M2的栅极端耦接反相器INV2的输出端，用以接收内部信号Si。

在重置电路230中，晶体管M3的漏极端经由电压限制器250耦接外部端210。晶体管M3的栅极端耦接供应电压VCC。晶体管M3的源极端耦接反相器INV1的输入端。反相器INV1在供应电压VCC与接地电压GND之间运作。晶体管M4的漏极端耦接电阻R的第二端和晶体管M2的漏极端。晶体管M4的源极端耦接接地电压GND。晶体管M4的栅极端耦接反相器INV1的输出端。在本实施例中，重置路径RP经由晶体管M4被开启而被提供，并且重置路径RP经由晶体管M4被关闭而被断开。换句话说，晶体管M4形成重置路径RP。

在反相电路240中，反相器INV2从输入端接收电平移位信号Sls并反转电平移位信号Sls，以从输出端输出内部信号Si。

基于信号时序波形(signal timing waveforms)，接收电路200的运作描述如下。图3A～3C是依照本发明一实施例所示出的接收电路从低状态切换至高状态的等效电路示意图。图4是依照本发明一实施例所示出图3A～3C的接收电路的信号波形示意图。

请同时参照图3A和图4，当外部信号Spd从低状态(例如，接地电压GND)切换至高状态(例如，供应电压VDD)时，当外部信号Spd的电压电平低于限制电压Vlim(例如，2.8V)时，电压限制器250直接传送所接收的外部信号Spd作为经限制的外部信号Spd’至电平移位器220和重置电路230。当外部信号Spd的电压电平高于限制电压Vlim时，电压限制器250可维持外部信号Spd的电压电平于限制电压Vlim，并输出此电压作为经限制的外部信号Spd’。换句话说，在外部信号Spd的上升缘(rising edge)期间，电压限制器250追踪(或检测)外部信号Spd。详言之，当外部信号Spd接近限制电压Vlim时，外部信号Spd的电压电平被限制至限制电压Vlim，并 输出以作为经限制的外部信号Spd’。

接下来，经限制的外部信号Spd’在高状态被传送至晶体管M1的栅极端，其中此信号开启晶体管M1。同时，经限制的外部信号Spd’在高状态经由晶体管M3被传送至反相器INV1的输入端，其中反相器INV1反转经限制的外部信号Spd’并在低状态输出信号以关闭耦接至反相器INV1的输出端的晶体管M4。换句话说，在等效电路的配置之下，晶体管M4响应于反相器INV1的输出端而被关闭，以断开重置路径RP。

请同时参照图3B和图4，在重置路径RP已被断开和晶体管M1已被开启之后，开启的晶体管M1导致电平移位信号Sls从接地电压GND上升至供应电压VCC，并实质上地维持在供应电压VCC。反相器INV2接着反转电平移位信号Sls以在低状态产生内部信号Si，并且反馈内部信号Si至晶体管M2的栅极端，其响应于在低状态的内部信号Si而关闭晶体管M2。

请同时参照图3C和图4，在等效电路的配置中，晶体管M1被开启，以响应于在高状态(例如，供应电压GND)的外部信号Spd拉降内部信号Si至低状态(例如，接地电压GND)。电平移位器220的漏电流路径由于晶体管M2和M4被关闭而被断开。

图5A～5B是依照本发明一实施例所示出的接收电路从高状态切换至低状态的等效电路示意图。图6是依照本发明一实施例所示出图5A～5B的接收电路的信号波形示意图。

请同时参照图5A和图6，当外部信号Spd从高状态(例如，供应电压VDD)切换至低状态(例如，接地电压GND)时，通过电压限制器250产生的经限制的外部信号Spd’的电压电平从限制电压Vlim降低至接地电压GND。

接着，在低状态经限制的外部信号Spd’被传送至晶体管M1的栅极端，其关闭晶体管M1。同时，经限制的外部信号Spd’经由晶体管M3被传送至反相器INV1的输入端，其中反相器INV1反转在低状态经限制的外部信号Spd’并输出在高状态的信号以开启晶体管M4。换言之，在图5A所示的等效电路的配置之下，晶体管M4响应于反相器INV1的输出而被开启，从而提供重置路径RP。应该注意的是，此时(即，外部信号Spd从高状态切换至低状态的初期)，晶体管M2(于图5A中未示出)仍然在关闭状态，原因在 于内部信号Si还未被拉升至高状态。

请同时参照图5B和图6，在重置路径RP被提供和晶体管M1被关闭之后，开启的晶体管M4导致电压电平移位信号Sls从供应电压VCC降低至接地电压GND，并且实质地维持在接地电压GND。反相器INV2接着反转电平移位信号Sls，以在高状态产生内部信号Si并反馈内部信号Si至晶体管M2的栅极端，以响应内部信号Si而开启晶体管M2。在图5B所示的等效电路的配置之下，晶体管M1被关闭以及晶体管M2和M4被开启，以响应在低状态(例如，接地电压GND)的外部信号Spd拉升内部信号Si至高状态(例如，供应电压VCC)。电平移位器220的漏电流路径由于晶体管M1被关闭而被断开。

应该注意的是，晶体管M1的临界电压在上述提到的等效电路配置中被忽视，但本发明并不限于此。若将晶体管M1的临界电压纳入考量，电平移位信号Sls的电压电平应被维持在大约0.4V左右。

综上所述，本发明的实施例提供一种接收电路，其通过采用具有拉升单元及拉降单元的电平移位器，能够反转外部信号为具有低漏电流的内部信号。由于拉升单元及拉降单元响应于外部信号和内部信号被交替地切换，电平移位器的漏电流路径可以永远被断开，进而降低流经电平移位器的漏电流的功率耗损。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。