具有单一组合的串联和并联电容器组件的输出匹配网络的制作方法

本公开内容总体上涉及输出匹配网络，具体而言，涉及用于具有减小的拓扑面积的半导体结构的输出匹配网络。

背景技术：

如本领域中已知的，通常在微波模拟电路中，并且特别是在功率放大器中，包括无源组件(电容器、电感器、电阻器、传输线和其它分布式电路元件)的输出匹配网络(omn)用于将在其射频(rf)输出端口之一处的外部电路负载阻抗zl(通常等于50欧姆)变换为在其输入端口处的特定复阻抗，如图1中所示。输入端口连接到有源器件的rf输出端，例如共源极场效应晶体管(fet)中的漏极端子或共发射极双极结晶体管(bjt)中的集电极端子。选择由omn呈现给有源器件的特定复阻抗以使其性能参数中的一个或多个最大化；例如，输出功率密度、效率、线性度等。因此，例如，omn连接在用于放大输入信号的晶体管的输出端与外部负载之间，以用于提供适当的阻抗变换的目的，以便：例如使放大器的增益最大化，或者使由放大器提供到外部负载的功率最大化，或者使放大器的效率最大化，或者使放大器的线性度最大化。

更具体地，如已知的，有源器件通常耦合到直流(dc)电源，例如用于共源极fet的偏置漏极电压源或用于共发射极bjt的集电极偏置电压源。因此，通常需要omn来阻止直流电流在偏置电压源与rf输出端之间流动。此外，如上所述，需要omn在网络内消耗最少量的信号(例如，omn损耗需要最小化)的情况下，在有源器件的输出与负载的输入之间执行阻抗变换，因此整体电路性能由有源器件的性能主导。因此，除了dc阻断之外，匹配网络的阻抗变换的一部分有时由位于紧邻dc阻断的串联电容器的预定并联电容来实现。因此，为了提供所需的dc阻断和所需的并联电容，omn可以包括dc阻断电容器和并联电容器部分，其具有彼此紧邻的dc阻断电容器和并联电容器。

在图1a-1c中示出了用于omn的dc阻断电容器和并联电容器部分的一个集成电路实施方式。此处，基板上形成有设置在基板的顶表面的第一部分中的半导体和在基板的底表面上的接地平面导体。输出匹配网络包括设置在基板之上的输入传输线，以用于耦合到：形成在半导体层中的晶体管器件的输出端；以及用于连接到(dc)偏置电压源的偏置端子。设置在基板之上的输出输入传输线具有适于耦合到负载的输出端。在基板的一个表面部分之上形成串联dc阻断电容器。如所示的，串联电容器的底板通过覆盖上板和空气桥导体的一部分的输出传输线的一部分连接到并联电容器的上板。如所示的，并联电容器的底板通过贯穿基板的导电过孔连接到接地平面导体的下面部分。要注意，串联电容器的底板与接地平面导体的下面部分之间的寄生电容在晶体管的输出端处的阻抗到负载的变换中贡献了omn所需的总并联电容的一小部分。因此，为了获得所需的总并联电容，如图所示，提供了单独的集总并联电容器。要注意，串联电容器的底板与接地平面导体的下面部分之间的寄生电容有助于omn的dc阻断电容器/并联电容器部分的总并联电容。

小并联电容器的性能对于工艺变化(薄膜电介质厚度、光刻分辨率)通常非常敏感。由于薄膜绝缘材料的较高电介质损耗角正切(losstangent)，与其分布式等效形式的损耗相比，其损耗以及作为结果的整体omn损耗通常更大。分离的串联电容器和并联电容器之间的互连通常需要进行反应补偿，并且还增加了omn的损耗。

用于omn的dc阻断电容器和并联电容器部分的另一集成电路实施方式在图2a-2c中作为分布式组件示出。如上所述，串联电容器的底板与接地平面导体的下面部分之间的寄生电容在晶体管的输出端处的阻抗到负载的变换中贡献了omn所需的总并联电容的一小部分(通常较小)。因此，为了获得所需的总并联电容，提供了单独的分布式并联电容器，如所示的。此处，串联电容器和并联电容器形成在基板的不同表面部分之上。串联电容器的底板通过覆盖上板的一部分的输出传输线的一部分连接到并联电容器的上板。此处，如所示的，输出传输线的一部分连接到具有被选择为提供开路传输线短截线的长度的传输线的部分。开路传输线短截线具有被选择为提供并联电容器的上板的表面积。并联电容器的底板由接地平面导体的下面部分提供。

与图1a-c中的实施方式相比，由于厚得多的电介质，具有并联电容器的分布式实施方式的图2a-c中的实施方式占用更大的芯片面积。分离的串联电容器和并联电容器之间的互连通常需要进行反应性补偿，并且还会增加omn损耗。

技术实现要素：

根据本公开内容，提供了一种半导体结构，其具有匹配网络，所述匹配网络在晶体管的输出端处的阻抗到负载的变换中需要预定并联电容。匹配网络包括：用于提供整个预定电容的垂直堆叠的并联电容器和串联dc阻断电容器。

在一个实施例中，提供了一种半导体结构，其具有：基板，所述基板具有：设置在基板的顶表面的第一部分中的半导体和在基板的底表面上的接地平面导体；以及匹配网络，所述匹配网络在晶体管的输出端处的阻抗到负载的变换中需要预定并联电容。所述匹配网络包括：用于提供整个预定电容的垂直堆叠的并联电容器和用于阻断来自耦合到该晶体管的直流偏置电压源的直流电流的串联dc阻断电容器。所述匹配网络还包括：设置在基板之上的输入传输线，以用于耦合到：形成在半导体层中的晶体管器件的输出端；以及用于连接到直流偏置电压源的偏置端子；设置在所述基板之上的输出输入传输线，其具有适于耦合到所述负载的输出端；第一导电层，其设置在所述基板的顶表面的第二部分之上、连接到所述输入传输线的带状导体；以及设置在所述第一介电层上的介电层。第二导电层设置在介电层上并连接到输出传输线的带状导体。第一导电层、介电层和第二导电层形成第一电容器。第二导电层和接地平面导体的下面部分形成第二电容器。第二电容器提供在晶体管的输出端处的阻抗到负载的变换中所需的预定并联电容。第一电容器阻断从dc偏置电压源到输出传输线的直流电流。

通过这样的布置，两个电路组件(大的串联电容器和较小的并联电容器)在基板上占用相同的表面区域，并且从而被集成为一个物理组件(大的串联电容器)。因此，该结构同时执行所需的阻抗变换，使omn插入损耗最小化，通过使用一个物理组件并消除两个电路组件之间的互连来解耦dc偏置并维持布局紧凑性。

发明人已经认识到将两个电路组件(大的串联电容器和较小的并联电容器)集成在一个物理组件(大的串联mim电容器)中，通过考虑芯片的基板厚度和其有效介电常数，对mim串联电容器进行尺寸调整，以获得接地所需的并联电容，所得到的结构同时执行所需的阻抗变换，使omn插入损耗最小化，并且解耦dc偏置并维持布局。发明人认识到，通过使用比现有技术大的串联电容器面积，由于其功能是提供dc阻断，并且额外面积将仅进一步降低串联rf阻抗，所以较大的面积可以用于提供在晶体管的输出端处的阻抗到负载的变换中所需的整个并联电容，即使其使用较厚基板的介电常数。此外，omn插入损耗被最小化，并且实现了紧凑的布局，因为两个电容器被集成为单个物理组件(具有大面积的串联电容器)，以用于提供：rf短路；dc解耦，并且所需的阻抗变换类似于小并联电容器，因为mim电容器的底板通过芯片基板的电介质与该结构形成接地的小并联电容器。此外，与独立的mim并联电容器中的薄膜绝缘体相比，实现了基板的更小的介质损耗角正切，同时消除贯穿基板的过孔的寄生电阻和电感有助于实现较低的omn插入损耗。此外，发明人已经认识到，消除图1a和1b中的小集总并联电容器使得omn和整个电路总体上对半导体制造工艺中的变化不太敏感。

在附图和以下描述中阐述了本公开内容的一个或多个实施例的细节。根据说明书和附图以及权利要求书，本公开内容的其它特征、目的和优点将显而易见。

附图说明

图1是根据现有技术的射频(rf)功率放大器的示意图，该射频(rf)功率放大器具有在耦合到外部电路负载阻抗zl的集成电路芯片上形成的输出匹配网络(omn)，其中，omn包括dc阻断电容器和并联电容器部分，其具有在芯片的不同表面部分上形成的串联电容器和并联电容器；

图1a是根据现有技术的omn的dc阻断电容器和并联电容器部分的平面视图；

图1b是图1a的omn的dc阻断电容器和并联电容器部分的截面视图，沿图1a中的线1b-1b截取该截面；

图1c是图1a的omn的dc阻断电容器和并联电容器部分的截面视图，沿图1a中的线1c-1c截取该截面；

图2a是根据现有技术的omn的dc阻断电容器和并联电容器部分的平面视图；

图2b是图2a的omn的dc阻断电容器和并联电容器部分的截面视图，沿图2a中的线2b-2b截取该截面；

图2c是图2a的omn的dc阻断电容器和并联电容器部分的截面视图，沿图2a中的线2c-2c截取该截面；

图3是根据本公开内容的射频(rf)功率放大器的示意图，该射频(rf)功率放大器具有在耦合到外部电路负载阻抗zl的集成电路芯片上形成的输出匹配网络(omn)，其中，omn包括dc阻断电容器和并联电容器部分，其具有在芯片的相同表面部分上形成的串联电容器和并联电容器；

图3a是根据本公开内容的图3的omn的dc阻断电容器和并联电容器部分的平面视图；以及

图3b是根据本公开内容的图3的omn的dc阻断电容器和并联电容器部分的截面视图，沿图3中的线3b-3b截取该截面。

各个附图中的相似附图标记指示相似的元件。

具体实施方式

现在参考图3、3a和3b，示出了具有形成在基板(此处为耦合到外部电路负载阻抗zl的集成电路芯片14)上的输出匹配网络(omn)12的射频(rf)功率放大器10。rf放大器10包括形成在基板14上的半导体层15中的场效应晶体管(fet)。fet具有通过rf信号进行馈送的栅极g。如图所示，源极s连接到omn12，并且如图所示，漏极d耦合到地，。

更具体地，基板14具有：半导体层15，其设置在基板14的顶表面的第一部分中；以及接地平面导体18，其位于基板14的底表面上。omn12是在晶体管fet的输出端处的阻抗到负载zl的变换中提供预定并联电容c并联所需的匹配网络。omn12包括：输入传输线20，其设置在基板14之上，以用于耦合到：形成在半导体层15中的晶体管器件(fet)的输出端；以及偏置端子t，以用于以常规方式通过rf阻断电感器l连接a+vdc电压源并通过rf旁路电容器c旁路接地，如图所示的；设置在基板之上的输出输入传输线22，其具有适于耦合到负载zl的输出端。如图3b中所示，串联电容器c串联和并联电容器c并联以垂直堆叠的关系形成，以在芯片14的公共表面区域之上作为组合的单个串联和并联电容器组件30提供。

更具体地，组合的单个串联和并联电容器组件30包括：第一导电层32，其设置在基板15的顶表面的第二部分之上，通过空气桥31连接到输入传输线20的带状导体34(图3b)；介电层34，其设置在第一导电层32上；以及第二导电层36，其设置在电介质34层上并通过空气桥35连接到输出传输线22的带状导体38，如图所示的。第一导电层32、介电层34和第二导电层36形成第一电容器，此处具有串联电容c串联。第二导电层36和基板14的下面部分以及接地平面导体18的下面部分形成第二电容器，此处具有并联电容c并联。第二电容器提供在晶体管fet的输出端处的阻抗到负载zl的变换中所需的预定并联电容，并且第一电容器阻断从直流偏置电压源+v到输出传输线22的直流电流。要注意，组合的单个串联和并联电容器组件30所占用的面积小于串联电容器c串联和单独的并联电容器c并联所占用的面积，如图1a和2a中所示的。

参考图3b，要注意，顶部虚线矩形描绘了c串联区域的轮廓，并且底部虚线矩形描绘了c并联区域的轮廓。因此，由于两个电容器共用公共板，即导体32，所以它们共用表示公共导电导体的公共虚线，即顶部矩形的底部和底部矩形的顶部的公共线。

该结构通过使用一个物理组件并消除两个电路组件之间的互连来同时执行所需的阻抗变换，以使omn插入损耗最小化、解耦dc偏置并维持布局紧凑性。如上所述，发明人已认识到，将两个电路组件(大的串联电容器和较小的并联电容器)集成为一个物理组件(大的串联mim电容器)，对mim串联电容器进行尺寸调整以获得接地所需的并联电容。本发明人已认识到，通过使用比现有技术大的串联电容器面积，由于其功能是提供dc阻断，并且额外面积将仅进一步降低串联rf阻抗，所以较大的面积可以用于提供在晶体管的输出端处的阻抗到负载的变换中所需的整个并联电容，即使其使用较厚基板的介电常数。因此，omn插入损耗被最小化，并且实现了紧凑的布局，因为两个电容器被集成为单个物理组件；串联电容器具有大面积，以提供：rf短路；dc解耦，并且所需的阻抗变换类似于小并联电容器，因为mim电容器的底板通过芯片基板的电介质与该结构形成接地的小并联电容器。此外，与独立的mim并联电容器中的薄膜绝缘体相比，实现了基板的更小的介质损耗角正切，同时消除贯穿基板的过孔的寄生电阻和电感有助于实现较低的omn插入损耗。

现在应当意识到，根据本公开内容的半导体结构包括匹配网络，该匹配网络在晶体管的输出端处的阻抗到负载的变换中需要预定并联电容，该匹配网络包括：用于提供整个预定电容的垂直堆叠的并联电容器，以及串联dc阻断电容器。

现在还应当意识到，根据本公开内容的半导体结构包括基板，该基板具有：设置在基板的顶表面的第一部分中的半导体和位于基板的底表面上的接地平面导体；以及在晶体管的输出端处的阻抗到负载的变换中需要预定并联电容的匹配网络，该匹配网络包括：用于提供整个预定电容的垂直堆叠的并联电容器，以及用于阻断来自耦合到该晶体管的直流偏置电压源的直流电流的串联dc阻断电容器。

现在还应当意识到，根据本公开内容的半导体结构包括基板，该基板具有：设置在基板的顶表面的第一部分中的半导体和位于基板的底表面上的接地平面导体；以及在晶体管的输出端处的阻抗到负载的变换中需要预定并联电容的匹配网络，该匹配网络包括：设置在基板之上的输入传输线，以用于耦合到：形成在半导体层中的晶体管器件的输出端；以及用于连接到直流偏置电压源的偏置端子；设置在所述基板之上的输出输入传输线，其具有适于耦合到所述负载的输出端；第一导电层，其设置在所述基板的顶表面的第二部分上，连接到所述输入传输线的带状导体；以及设置在所述第一介电层上的介电层；第二导电层，其设置在介电层上并连接到输出传输线的带状导体；其中，第一导电层、介电层和第二导电层形成第一电容器；其中，第二导电层和接地平面导体的下面部分形成第二电容器；其中，第二电容器提供在晶体管的输出端处的阻抗到负载的变换中所需的预定并联电容；并且其中，第一电容器阻断从直流偏置电压源到输出传输线的直流电流。

已经描述了本公开内容的多个实施例。然而，将理解的是，在不脱离本公开内容的精神和范围的情况下，可以进行各种修改。例如，虽然已经针对特定示例描述了结构，但是应当理解，可以使用其它有源器件、材料、厚度和操作条件。因此，其它实施例在所附权利要求的范围内。