编码器、解码器以及具有低错误平层的编码方法与流程
本发明属于信息传输和信息记录的领域。具体地，本发明涉及在其中以高可靠性来传输或记录高速率数据的应用，尤其是在光通信或磁记录方面。
背景技术：
在信息理论中，已经证实，在任何给定的有噪通信信道上，借助于信道编码有可能几乎无误地传输信息直到最大速率，也就是所谓的容量，它取决于信道转移概率。这一结果最早由克劳德·香农(claudeshannon)在1948年提出，因此，对应的理论最大信息传送速率通常被称为“香农极限”。
运行接近于香农极限的实际代码经常出现所谓的“错误平层”。“错误平层”是在利用迭代解码的现代错误校正码(像是ldpc码或涡轮码)中遇到的现象，其中一般随着信噪比(snr)增加而降低的误码率(ber)在某一些点不像以前那样地快速下降。ber随着snr变平的区域被称为“错误平层区域”。
另一方面，没有呈现出错误流的代码(像是限制距离解码下的代数码)通常达不到香农极限。
例如，如在2009年4月etsien302307的dvb-s2标准(v1.2.1)中所描述地，除去错误平层的常见解决方案是使用代数外码来清理高性能内码的错误平层。然而，这种方法意味着速率损失，因此意味着解码器阈值(即，解码器所能忍受的最大噪声电平)与错误平层之间的权衡。另外，这种方法需要具有较长时延的深度交织，以打破在内部解码器之后出现的错误群并且避免外部解码器过载。
如果不需要代数外码，那么错误平层必须针对每个设计而位于目标误码率以下。这通常由具有较大汉明距离的分量码的级联实现。然而，这个解决方案可导致明显的解码复杂性，尤其是在高速率数据的应用中。
非常高效的代码结构由d·特鲁海瑟夫(d.truhacev)、m·兰特梅尔(m.lentmaier)和k·兹冈洛夫(k.zigangirov)于2003年6月至7月在ieeeisit发表的“关于编织块码(onbraidedblockcodes)”中介绍的编织块码(bbc)提供。bbc是从两个块码的正交级联中获得的卷积码，并且取得优良的纠错性能。在a·西蒙尼斯·菲尔特斯道姆(a.jiménez
在一些情况下，最小汉明距离不是对出现错误平层起支配作用的参数。例如，对于消息传递解码下的ldpc码，错误平层通常由与二分图中的吸收集相关联的病理模式确定，而不是由最小汉明距离确定，这可以从z·张(z.zhang)、l·杜雷恰克(l.dolecek)、b·尼克利奇(b.nikolic)、v·阿南萨莱姆(v.anantharam)和m·温赖特(m.wainwright)在2006年11月的ieeeglobecom上发表的“借助硬件模拟的结构化低密度奇偶校验码的错误平层的调查(investigationoferrorfloorsofstructuredlow-densityparity-checkcodesbyhardwareemulation)”中看出。该文献中已经描述了对吸收集进行识别和后处理的若干技术。然而，它们需要冗长的模拟，所述模拟通常在fpga上实施。由于fpga速度有限，因此，仍存在忽视一些关键模式的残余风险，尤其是在目标误码率非常低(诸如，ber≤10-12)的高速率应用中。
技术实现要素：
本发明潜在的问题是提供编码器和卷积编码方案，所述编码器和卷积编码方案允许按照设计而确定最小汉明距离的下限，并且由此来排除错误平层的存在，直至给定的目标ber，同时仍允许保持得到的约束长度较低。
这个问题由根据权利要求1所述的编码器和权利要求16所述的编码方法解决。本发明进一步提供对应的解码器。从属权利要求中限定优选实施例。
根据本发明的一方面，提供用于对数字数据进行编码的编码器。该编码器包括：
-一个或多个分量编码器，每个分量编码器是适合对本地信息字进行编码以生成包括本地信息字和多个奇偶校验位在内的本地码字的系统块编码器；
-一个或多个互连，所述互连连接所述分量编码器中的不同分量编码器或者将分量编码器与它自己连接；
-一个或多个输入端，其用于将外部数字信息输入到分量编码器中的对应的一个或多个分量编码器；以及
-一个或多个输出端，其用于从分量编码器中的至少一个子集中输出编码后的数字数据。
在本文中，术语“信息字”一般是指数字数据的块。术语“外部数字信息”是指从编码器的外部输入的数字信息，换言之，是指尚未由分量编码器中的任一个分量编码器处理的数字信息。术语“本地信息字”是指将由总编码器内的给定的分量编码器处理的字，并且从对于这个给定的分量编码器而言是本地的意义上来说，是“本地的”。尽管本地码字被说成包括本地信息字，但这并不暗示各个位布置在本地码字的紧凑块中，而是只限定本地信息字的所有位被包含在本地码字中的某些地方。
编码器被配置成实施一系列的处理步骤，其中每个处理步骤包括以下步骤：
-在所述分量编码器的至少一个子集处将经由所述互连中的对应的一个互连接收的内部输入位和经由对应的输入端接收的外部输入位(如果存在的话)进行组合，以组成本地信息字；
-对本地信息字进行编码，以生成包括本地信息和多个奇偶检验位的本地码字；以及
-从所述分量编码器中的至少一些分量编码器中经由对应的输出端来输出精简本地码字，并且将相同的精简本地码字交给所述互连，以用于经由所述互连将所述相同的精简码字转发到另一分量编码器或它自己，其中所述精简本地码字对应于奇偶校验位和外部输入位，而不对应于经由互连接收的内部输入位。
因此，尽管分量编码器对本地信息字进行编码，以生成包括本地信息和从中生成的多个奇偶校验位的本地码字，但只有精简本地码字输出到外部，并且只有这个精简本地码字经由互连转发到另一分量编码器。在每个处理步骤期间，将精简码字交给互连，然而经由互连转发精简码字的位一般将在连续处理步骤的过程中发生，并且由于下文描述的转发过程中的按位延迟，精简码字的单独位将在不同时间到达相应的分量编码器。经由互连而在分量编码器处接收的位在本文中被称为“内部输入位”，因为它们是已经由分量编码器处理过的位。这些内部输入位与经由对应的输入端接收的外部输入位进行组合，以形成用于下一处理步骤的本地码字。精简本地码字对应于奇偶校验位和外部输入位，而经由互连已经接收到的内部输入位则被丢弃。
此外，如上文所述，本发明的编码器被配置成在每个互连上并行地转发精简本地码的位，但具有延迟，所述延迟对于精简本地码字位的至少一个子集而言是彼此不同的，优选对于所有的精简本地码字位而言是彼此不同的。从功能角度来看，互连因而可以被视为并行总线，所述并行总线具有与精简本地码字中的位一样多的通道并且每个通道与特有的延迟相关联。然而，本发明不限于编码器的任何具体物理实施方式，并且尤其可以在适当的程序控制下由多用途处理器形成。因此，像互连、输入端和输出端等术语在本公开中应被视作纯功能的。
最后，分量编码器的数量是一，或者分量编码器的数量可以是二或更多，在这种情况下，分量编码器中的至少一个分量编码器不具有用于输入外部数字信息的输入端。
上文引用的特征限定新一类的编码器，其中可以选择分量编码器的数量、互连的数量和拓扑、输入端的数量以及输出端的数量，以针对每个设计而确定最小汉明距离的下限，并且由此排除错误平层的存在，直至给定的目标ber。具体地，借助于互连和用于生成并转发精简本地码字的规则，这个编码器允许利用代码级联技术，该代码级联技术以对应的低的时延和复杂性得到较大最小距离和较低约束长度。也就是，通过选择分量码的数量和它们的互连，尽管使用比较简单的分量码，但仍可以获得所需的最小自由距离，从而保持得到的约束长度较低。此外，如下文将详细地示出，这种类型的编码器允许针对利用本发明的编码器获得的代码来得到高效的解码器架构。
在优选实施例中，每个分量编码器被连接为经由至少一个互连来接收精简码字。然而，如上文所述，除了只使用单个分量编码器的情况之外，存在不具有用于输入外部数字信息的输入端的至少一个分量编码器。这导致编码器中的不对称，从而产生下列结果：在编码器内的不同互连上并行地转发的位的数量将不同。如下文将更详细地说明，这在编码方案的实施和进一步发展中有多个实践优势。
在优选实施例中，用于输入外部数字信息的输入端的数量只是分量编码器的数量的一半或甚至少于一半。
在优选实施例中，每个分量编码器却具有用于输出精简码字的对应的输出端。
在优选实施例中，分量编码器的数量是一、二或四。
在最简单的实施例中，精简码字的一个位将在没有延迟的情况下或者以恒定的偏移经由互连进行转发，并且所有其他位将以一个、二个、三个……单位延迟的额外延迟进行转发，其中单位延迟可以例如对应于时钟周期。在这种情形下，单位延迟同时将是在互连上并行地转发的两个位之间的“最小延迟”，并且在最简单的情况下，编码器内的所有互连上的最小延迟是相同的。其他延迟则可以是所述最小延迟的整数倍。
然而，偏离这个最简单的情况，在优选实施例中，将编码器内的至少两个不同互连中的每个互连上的位之间的最小延迟选择成彼此不同。此外或作为替代，至少两个不同互连上的延迟的集合可以具有不同的恒定偏移。在本文中，最小延迟的差异和/或偏移的差异优选地进行选择，以便与运行具有相同最小延迟和/或相同恒定偏移的相同编码器相比，增大得到的代码的最小自由距离。也就是，如下文参考具体示例而证明地，总的来说可以通过选择合适的最小延迟和/或合适的偏移来增大编码器的最小自由距离。
例如，在一个实施例中，在第一互连上转发的精简码字的宽度是m，并且这个第一互连上的位之间的最小延迟是s·t0。此外，在第二互连上转发的精简码字的宽度是n，并且第二互连上的位之间的最小延迟是至少m·s·t0，其中s是正整数并且t0是单位时间，具体地，是时钟周期时间。以图形来说，这意味着第二互连的延迟的粒度比第一互连上的大。在本文中，优选地，m小于n。
在优选实施例中，第一互连上的延迟具有第一恒定偏移δ1·t0，并且所述第二互连上的延迟具有第二恒定偏移δ2·t0，其中δ1和δ2是经过选择的非负整数，使得2(δ1+δ2)不是s的倍数，并且优选地使得(δ2+δ1)不是s的倍数。
此外，本发明涉及用于对由根据上述实施例中的一个实施例的编码器生成的代码进行解码的解码器，该解码器包括与所述编码器的每个分量编码器对应的至少一个分量解码器，每个分量解码器具有对应的分量编码器的两倍数量的端口。在本文中，解码器可以包括与相同分量编码器对应的分量解码器的若干实例，以提供若干次解码迭代。
在该解码器中，分量解码器的端口优选由与潜在的编码器中的互连对应的互连连接，其中在与潜在的编码器相比方向相反的互连上，延迟的符号相反。在本文中，由于无法实现真正负的延迟，因此，可以引入所有互连上的适当的延迟偏移。
附图说明
图1是根据本发明的实施例的编码器的示意图；
图2是根据本发明的最简单编码器的示意图，该最简单编码器包括单个分量编码器、单个输入端以及绕回到单个分量编码器的互连；
图3是示出在格子图中的从零状态的最短可能绕道中，图2的编码器的输出端和互连中可如何出现非零位的图；
图4是图3中所识别的最小权重绕道的图形说明；
图5是根据现有技术的bbc的示意图；
图6是示出图5的bbc的最小权重绕道的示意图，其中分量码的汉明距离d：d＝3；
图7示出根据本发明的实施例的使用两个分量编码器但只有一个输入端的另一编码器；
图8示出根据本发明的实施例的使用四个分量编码器但只有两个输入端的另一编码器；
图9是与图2的编码器对应的解码器的示意图；
图10是与图7的编码器对应的解码器的示意图；以及
图11是与图8的编码器对应的解码器的示意图。
具体实施方式
为了帮助理解本发明的原理，现在将参考附图所示的优选实施例，使用具体语言对优选实施例进行描述。然而本发明所涉及的领域的技术人员将要理解的是，这并不意图限制本发明的范围，并且现在或将来会正常地产生本文中预期对所示装置和方法的此类修改和其他更改以及如本文所述的本发明的原理的此类进一步应用。
图1示出根据本发明的实施例的编码器的示例性实施例。在图1中，每个黑色圆表示分量块码的分量编码器。在图1的实施例中，示出四个分量编码器a、b、c和d。黑色细箭头表示输入端，该输入端用于将外部数字信息输入到分量编码器中的对应的一个分量编码器。例如，黑色细线可以表示将外部位字xa、xb和xd分别携载到分量编码器a、b和d的总线。
黑色粗箭头表示将分量编码器中的不同分量编码器互连的互连，或者将分量编码器与它自己连接的互连，如在分量编码器b处开始和终止的互连的情况。在以下描述中，假设互连由并行总线形成，多个位可以在所述互连上并行地转发。然而，应理解的是，并不意图由此限制编码器的实际物理实施方式，并且整个编码器可以由在合适的处理器上运行的软件具体地实施，其中，单独的总线、输入端和输出端都不归属于下文描述的部件。
图1中还示出由虚线粗箭头表示的输出端，以用于从分量编码器中的对应的一个分量编码器中输出编码后的数字数据，在本示例中，从分别携载输出码字ya、yb、yc和yd的编码器a、b、c和d中输出。
在图1中，互连和输出端各自在所对应的由正方形表示的输出端口处出现。进一步地，每个互连在接收分量编码器的由圆(在所有四个分量编码器a至d的情况下)或三角形(在分量编码器b和d的情况下)表示的输入端口处终止。
图1的编码器被配置成实施一系列的处理步骤，其中每个处理步骤包括以下步骤：
1.在编码器a至d中的每一个编码器处，将经由互连(粗箭头)中的对应的一个互连接收的内部输入位和经由对应的输入端(细箭头)接收的外部输入位(如果存在的话)进行组合，以组成本地信息字。
如在图1中看出，在编码器a、b和d的情况下，将外部输入位xa、xb和xd与经由一个互连(在分量编码器a的情况下)或两个互连(在编码器b和d的情况下)而接收的内部输入位进行组合。应注意，分量编码器c不具有用于输入外部数字信息的输入端，使得本地信息字只基于内部输入位，即，输入位从分量编码器a提供并且经由分量编码器a与c之间的互连而转发。
2.进一步地，分量编码器a至d中的每一个分量编码器对本地信息字进行编码，以生成包括本地信息和多个奇偶校验位的本地码字。
3.分量编码器a至d中的每一个分量编码器经由对应的输出端(粗的虚线)而输出精简本地码字ya、yb、yc和yd，并且还将相同的精简本地码字交给对应的外出互连，以用于经由所有的互连将相同的精简本地码字转发给另一分量编码器，或者在分量编码器b的情况下，转发给它自己。在本文中，“精简本地码字”只对应于奇偶校验位和外部输入位，而不对应于已经在前一步骤中经由互连接收到的内部输入位。在本文中，术语“交给互连以用于转发”应概括地表明精简本地码字的各个位将在之后的处理步骤的过程中以精简本地码字的单独位之间的不同延迟而沿着互连进行转发。这个转发将与上述三个步骤一起按照由单独互连通道的延迟控制的定时而并行地实施。换种说法，精简本地码字被“输出到互连”。应注意，上文所述的三个步骤通常将并行地实施：在每个单位时间期间，例如，在潜在时钟的每个时钟周期期间，将内部位和外部位进行组合以组成本地信息字并且提供到编码器，而同时将所生成的本地码字交给互连。
接下来，参照图2，将更详细地描述并分析与上文介绍的规则相容的最简单分量编码器。图2的编码器由(n，k)块码的单个分量编码器构成，其中k是本地信息字中的位的数量并且n是包括本地信息和多个n-k奇偶校验位的本地码字中的位的数量。在本文中，假设k大于n/2，换言之，分量编码器的码率k/n大于1/2。
在图2中，每个互连的旁边示出对应的位宽度，所述互连在下文中被称为“总线”。如在图中所示地，在每个时钟周期中，将k-n/2个外部输入位的数据块或字x输入到分量编码器a。这些k-n/2个位与经由互连接收的n/2个内部位进行组合，以组成长度k的本地信息字。应注意，此“本地信息字”因此包括经由输入端接收的外部位(即，来自级联码的外部的位)以及经由互连接收的内部位(换言之，来自级联码内部的位)。对这样组成的长度k的本地信息字进行编码，以生成长度n的本地码字，所述本地码字包括本地信息和n-k个奇偶校验位。然而，尽管本地码字(即，编码器a的编码结果)具有n个位的长度，但只有长度为n/2位的精简本地码字y从输出端(图2中的正方形符号)输出和转发，更确切地说，经由互连(以位之间的单独延迟)绕回。也就是说，根据本发明，精简本地码字只对应于k-n/2个输入位和n-k个奇偶校验位，而源自进入互连的本地信息字的那部分则被丢弃。因此，可以看出，级联卷积码具有速率(k-n/2)/(n/2)＝(2·k/n-1)。
通过分析格子图中的从零状态的绕道，可以确定级联卷积码的自由距离的下限。出于说明的目的，考虑二进制分量块码并且将它的最小汉明距离表示为d。在从零状态离开时，在最坏的情况下，即，在最短可能绕道的情况下，编码器a因而必须发出至少d个非零位。这在图3中示出d＝4的情况。在时间0处，分量编码器a发出包括至少四个非零位“a”、“b”、“c”和“d”的本地码字。这些非零位(即，“1”)转发到输出端和转发到外出互连总线。由于互连总线内的所有延迟不同，因此，d个非零位在不同的时钟周期返回到编码器a。当位“a”再绕回到编码器a时，它生成权重至少为d的新非零码字，即，再次具有至少四个非零位。当位“a”没有再次发送到输出端时，将至少三个新生成的1(在图3中被称为位“e”、“f”和“g”)转发到输出端和互连总线。在最不利的情况下，这些位通过互连总线到达编码器a的到达时间分别与位“b”、“c”和“d”的到达时间冲突。这是“最坏的情况”，因为越多的1经由互连同时到达(这将在下一编码步骤中丢弃)，就需要生成越少的1(“h”和“i”)作为对位“b”和“e”的响应。如果类似的最坏情况条件也应用于新生成的位，那么当编码器a通过互连总线接收位“d”、“g”、“i”和“h”并且这些在没有发出额外非零位的情况下形成有效的码字时，绕道再次合并到零状态。
显然，在没有彻底且复杂地分析互连总线中的交织和分量编码器中的映射的情况下，无法排除这些最坏情况事件。因此，在一般情况下，可以将图2中的结构的自由距离的至少下限提供为d·(d+1)/2。
图4中呈现最小权重绕道的图形说明，其中连接表示随时间推移的编码器的非零输入和输出位。应注意，编码器在每个时刻具有d个连接；在离开时间，所有的连接都外出；在合并时间，所有的连接都进入。图中的连接分支的总数就是绕道的权重。由于互连总线中的所有延迟彼此不同，因此，分支无法形成长度2的环。然而，长度3的环是可能的，例如，a-b-e或b-c-h。在识别环时，连接分支的取向是无关紧要的。
基于上述一般标准，通过选择分量编码器的数量、输入端的数量以及互连上的单独延迟，可以构建全新一类的编码器(将在下文更详细地描述)。针对每个可能的代码，可以采用与上文参照图2的实施例表明的方式类似的方式来计算所需的最小自由距离，并且可以估计对应的错误平层。重要的是，编码器架构可以进行适配，使得尽管使用比较简单的分量码，但仍能获得所需的最小自由距离，从而保持得到的约束长度和解码复杂性较低。
这里应注意的是，d·特鲁海瑟夫(d.truhacev)、m·兰特梅尔(m.lentmaier)和k·兹冈洛夫(k.zigangirov)的bbc的并行版本实际上与多数的上述构建标准一致，但它仍然没有落入如上文限定的本发明的保护范围内。然而，为了突出与根据本发明的码的相似和差异之处，值得在下文中参照图5更详细地论述bbc。
出于这个目的，假设特鲁海瑟夫等人的bbc使用相同二进制(n，k)码的两个分量编码器，其中码率大于1/2，则级联卷积码具有2·k/n-1的码率。图6示出d＝3的情况下的最小权重绕道。绕道图中的最小环长度是4。在一般情况下，bbc的自由距离可以以d2作为下限。
应注意的是，图5的bbc没有落入本发明的保护范围内，因为它使用两个分量编码器和两个输入端。图7中示出根据本发明的类似代码。至于bbc，它也将两个编码器用于二进制(n，k)码，其中码率大于1/2。然而，从只有编码器a连接到外部输入总线并且两个互连总线具有不同宽度的意义上来说，级联是不对称的。也就是，从a到b的互连总线具有k个位的宽度，所述宽度略大于n/2，而从b到a的互连总线只具有n-k个位的宽度，所述宽度通常比较小。级联的码率仍是2·k/n-1。
对于可以被视作最类似于bbc的本发明的实施例的这个新代码，通过将互连延迟的额外要求限定如下，可以显著增大最小自由距离：
从b到a的互连总线实现延迟{0；1、……、n-k-1}·s+δba，并且
从a到b的互连总线实现延迟{0；1、……、k-1}·(n-k)·s+δab。
在本文中，延迟由整数限定并且将需要与单位时间t0(例如，时钟周期)相乘，然而为了简洁起见，这在以下描述中被省略。
δba和δab是两个非负整数，并且s是不能除尽δba+δab的任何正整数。这个要求可以例如通过设置s>δba+δab来满足。因此，从b到a的互连总线上的任两个位之间的最小延迟为s，而从a到b的互连总线上的任两个位之间的最小延迟是(n-k)·s。可以看出，这些条件保证路径a→b→a→b上的累计延迟不与路径a→b上的延迟冲突，类似地，两个不同的环路a→b→a经历不同的延迟。换言之，长度4的环是不可能，并且排除确定bbc的渐近性能的最小权重绕道。事实上，可以通过d+d·(d-1)+d·(d-1)2来确定代码的自由距离的下限。应注意，自由距离相应地是d的三次项，这意味着它比bbc的自由距离大得多，所述bbc的自由距离只是d的二次项。还应强调，如果分量码具有较高码率，那么差异n-k会相当小，使得所需的延迟可行。这表明总线宽度的不对称如何允许有利实施方式，这对于普通bbc而言是不可能的。
图8示出将四个相同分量编码器a、b、d、c用于二进制(n，k)块码的又一示例性编码器，其中码率大于1/2。得到的级联具有2·k/n-1的码率。图8的编码器是根据如上文限定的相同规则而构建的，因此，省略它的详细描述。
如果选择不同互连上的不同最小延迟和对延迟的合适的恒定偏移，那么可以显著增大代码的自由距离。例如，在图8的编码器中，从b到c和从d到a的互连总线可以实现延迟{0；1、……、n-k-1}·s+δ1，而从a到b和从c到d的互连总线可以实现延迟{0；1、……、k-1}·(n-k)·s+δ2，其中δ1和δ2是两个非负整数，并且s是不能除尽2·(δ1+δ2)的任何正整数。在本文中，延迟再次由整数表示，所述延迟在实践中可以与单位时间t0(诸如，时钟周期)相乘。
可以看出，从b到c和从d到a的总线上的任两个位之间的最小延迟共计达到s，而从a到b和从c到d的总线上的最小延迟共计达到(n-k)·s。利用这些延迟，可以通过d+d·(d-1)+d·(d-1)2+d·(d-1)3来确定代码的自由距离的下限。换言之，代码的最小自由距离与分量编码器a至d的最小汉明距离d的四次方成比例。这说明如何通过增加根据上文限定的一般构建方案的额外分量编码器，随着d的变化最小自由距离可以增大，以及如何可以以直接的方式确定最小自由距离的下限。因此，如果某一应用要求给定的ber，那么可以基于上文呈现的一般规则相应地构建代码，以满足这个标准。此外，通过使用更大数量的分量码，甚至使用简单的代码就可以实现所需的最小自由距离，从而保持得到的约束长度和复杂性较低。
图2、图7和图8的编码器只是由本发明限定的新一类编码器的三个说明性示例。基于上文限定的设计规则，可以构建很多另外的编码器，以满足所需的错误平层要求。
在下文中，说明与本发明的编码器对应的可能的解码器架构的示例。技术人员将理解，不同的解码算法可以应用于相同的代码，并且由上述编码器提供的代码并不限于利用下文介绍的任一具体解码器进行解码。然而，从解码器可以容易地从任一对应的编码器结构中得到的意义上来说，接下来描述的解码器架构在它们的简单性和一般性方面尤其有利。
图9示出利用图2的编码器获得的自级联块码的解码器。由两个连接的黑色圆构成的符号表示分量解码器，而白色小正方形和圆表示分量解码器的端口。每个分量具有对应的分量编码器的两倍数量的端口。在图中，左侧示出输入端并且右侧示出输出端。在解码器的两个输入端口中，一个用正方形表示，表明它对应于图2的输出端口，并且一个用圆表示，表明它对应于图2的输入端口。图9的解码器经由它的各个输入端口接收n个位，也就是n/2，并且经由它的各个输出端口输出n个位，同样是n/2。任何类型的硬判决或软判决解码器可以在这个架构中使用。由互连总线携载的信号的性质和迭代解码器的性能(例如，它对多达一半最小自由距离进行解码的能力)取决于所使用的分量解码器。
信号z是与图2的编码序列y对应的信道输出。图9示出与三次解码迭代对应的分量解码器的三个实例。在最后一次迭代之后，解码器返回y的估计est[y]，所述估计也包括信息字x的估计，因为分量编码器是系统的。解码器由与对应的编码器的互连总线(见图2)相对应的互连总线i和“颠倒的”互连总线i-1连接，具体取决于它们相对于分量解码器的端口的取向。也就是，如图9所示(同样也如图10和图11所示)，一个解码器的正方形输出端口与下一解码器的圆形输入代码之间的每个互连对应于直接互连，从而与对应的编码器中的互连中的一个互连相对应，其中互连始终将编码器输出端口(正方形端口)与编码器输入端口(圆形端口)连接。然而，将解码器的圆形输出端口与另一解码器的正方形输入端口连接的互连具有相反取向，因此对应于“颠倒的互连总线i-1”。直接连接i实现如在编码器中的相同的延迟集合，而颠倒的连接i-1本着原则实现颠倒的延迟集合。然而，由于“负延迟”是不可能的，因此在实践中，需要在颠倒的互连上引入一些额外的延迟，并且为了维持正确的定时对齐，也在直接连接中引入一些额外的延迟。这个延迟增加了解码时延，但不影响计算负担和性能。
如果使用硬判决解码器，那么互连总线携载初步判决，所述初步判决在每个后续阶段传播并改善。在软判决解码的情况下，采用置信传播方法。互连总线携载信道概率和在前一阶段计算的外来概率。解码器更新外来概率并且将它们与信道概率一起转发到下一阶段。互连总线保证每个分量解码器在任一阶段接收正确延迟的输入。
图10示出用于图7的两个块码的不对称级联的解码器，所述解码器是采用与图9的解码器类似的方式构建的。
此外，图11示出用于图8所示的编码器的迭代解码器。在本文中，每次迭代使用四个分量解码器，以获得最大程度的并行处理和最小的时延。然而，每次迭代利用单个解码器的实施方式也是可能的，并且可以直接从编码器的方案中得到。
上文所述的实施例和附图仅仅用来说明根据本发明的装置和方法，而不应用来表明任何限制。专利的范围只由所附权利要求书确定。
- 还没有人留言评论。精彩留言会获得点赞！