具有FLL控制回路的FLL振荡器/时钟的制作方法

本发明一般涉及与锁频控制回路一起使用的自激振荡器。

背景技术：

与pll(锁相回路)相比较，自激振荡器避免了对pll参考时钟的需求，并且需要明显更少的面积和功率，甚至是当作为fll(锁频回路)振荡器/时钟实施时。在对于相位噪声和频率变化具有足够耐量的系统中，fll(结合自激振荡器)是对于pll的可接受的替换物。

一个应用是基于传输和包络检测接收系统在ook(开关、键控)中作为调制时钟的高频(300mhz-300mhz)振荡器。因为接收器是包络检测器，所以调制时钟的相位噪声更加不重要。此外，频率中的某些变化是可接受的，因为主要是接收器/检测器响应于振幅而不是频率。

另一个应用是时钟功率转换器，其中相位噪声不是关键的，并且频率中的一些误差是可接受的。

在信号链应用中高频时钟的使用通常需要考虑emi(电磁干扰)设计考虑。扩频技术能够用于在某个频带上扩展emi能量，考虑到作为中心频率的百分比的频率偏差和扩频调制频率。

技术实现要素：

为了利用基于锁频回路(fll)的自激振荡器产生时钟以避免使用锁相回路，具有fll控制回路的fll振荡器/时钟包括开关电容器电阻分压器。

在所描述的示例中，使用fll(锁频回路)振荡器电路产生时钟包括：(a)基于振荡器控制信号产生具有频率fosc的振荡器信号fll_clk；(b)基于表示fll振荡器的fll_clk输出的频率的频率控制信号产生振荡器控制信号；以及(c)基于fll_clk的频率使用开关电容器电阻器分压器产生频率控制信号，其中开关电容器电阻器分压器包括电阻器和在r-分压器节点处连接的开关电容器,通过(i)响应fll_clk切换开关电容器以将频率fosc转换成开关电容电阻和(ii)基于由电阻器和开关电容器电阻提供的分压从r-分压器节点输出频率控制信号。

在所描述的示例中，方法包括：(a)产生对应于扩频调制功能的扩频控制信号；(b)利用扩频控制信号调制频率控制信号；(c)基于具有扩频调制的频率控制信号产生fll控制信号；以及(d)基于fll控制信号产生具有扩频调制的振荡器控制信号。结果，fll振荡器产生具有扩频调制的fll_clk。在所描述的示例中，扩频控制信号是用包括具有反相输入和非反相输入以及输出的比较器的rc弛豫振荡器产生的，其包括：(a)基于具有rc时间常数特征的rc电路，向比较器的反相输入提供负反馈rc转换电压；(b)通过在vth上跳闸阈值电压和vtl下跳闸阈值电压之间切换来产生跳闸阈值电压，其中切换由比较器输出控制；(c)将跳闸阈值电压作为正反馈跳闸阈值电压提供给比较器的非反相输入，使得负反馈rc转换电压被截断(对应于vth和vtl跳闸阈值电压)，并且基本是三角的；以及(d)基于基本三角截断的rc转换电压来产生扩频控制信号。

附图说明

图1示出fll振荡器/时钟发生器的一个示例实施例，其包括自激fll振荡器，与包括开关电容器电阻器分压器和反馈误差放大器的fll控制回路一起操作，并且包括接合到fll回路的ssc(扩频时钟)发生器。

图2a和图2b示出能够与图1中的示例fll时钟发生器一起使用的ssc(扩频时钟)发生器的一个示例实施例。

图2c和图2d示出基于rc截断的三角ssc调制。

具体实施方式

示例实施例和应用示出包括具有开关电容器电阻分压器的控制回路的fll(锁频回路)振荡器/时钟发生器的各种特征和优点。

简而言之，fll(锁频回路)振荡器/时钟发生器的示例实施例包括自激振荡器(诸如环形振荡器)，其产生具有fll控制频率fosc的fll_clk的。fll控制回路包括将fosc转换成电阻的开关电容器电阻器分压器，产生用于向振荡器产生回路控制信号osc_cntrl输入的fll反馈电压vfosc。作为响应，振荡器频率将fll_clk锁定至fosc。在一个示例实施中，fll振荡器/时钟与扩频时钟(ssc)一起操作，扩频时钟(ssc)基于截断的rc时间常数提供三角ssc调制。

在一个示例应用中，fll振荡器/时钟能够在数字隔离器中使用，其为具有包络检测接收的基于ook的传输提供调制时钟。一个示例时钟频率是500mhz(例如，支持100mbps操作)。ssc在降低emi方面是有用的，包括来自通过隔离屏障的不平衡共模电流的传输的emi。

在示例实施例中，fll(锁频回路)振荡器电路适合用作时钟发生器。fll时钟/振荡器包括：(a)锁频回路(fll)振荡器，其基于振荡器控制信号产生具有频率fosc的振荡器信号fll_clk；以及(b)fll控制回路，其被配置成基于fll振荡器的fll_clk输出的频率来产生振荡器控制信号。fll控制回路包括：(a)开关电容器电阻器分压器电路，其被配置成基于fll_clk的频率向fll控制电路提供频率控制信号；以及(b)fll控制电路，其被配置成基于频率控制信号向fll振荡器提供振荡器控制信号。开关电容器电阻器分压器包括：(a)电阻器，其在r-分压器节点处连接到开关电容器；以及(b)开关电容器，其被配置成将fll_clk的频率fosc转换成电阻，使得电阻器和开关电容器作为在r-分压器节点处输出频率控制信号的电阻分压器来操作。

在示例实施例中，fll振荡器进一步包括被配置成产生对应于扩频调制功能的扩频控制信号的扩频时钟(ssc)发生器。对于该实施例，fll控制电路包括：(a)放大器电路，其在非反相输入处接收来自ssc发生器的扩频控制信号，并且在反相输入处接收来自开关电容器电阻器分压器的频率控制信号，以及输出对应于具有扩频调制的频率控制信号的fll控制信号；以及(b)fll控制电路，其基于fll控制信号提供具有扩频调制的振荡器控制信号，使得fll振荡器产生具有扩频调制的fll_clk。

在示例实施例中，ssc发生器包括：(a)rc弛豫振荡器电路，其包括具有反相输入和非反相输入以及输出的比较器；以及(b)跳闸阈值设定电路。rc弛豫振荡器包括：(a)具有rc时间常数特征的rc电路，其向反相输入提供负反馈rc转换电压；以及(b)跳闸阈值电路，其向非反相输入提供正反馈跳闸阈值电压，并且其被配置成在vth上跳闸阈值电压和vtl下跳闸阈值电压之间切换，其中由比较器输出控制切换，使得负反馈rc转换电压被截断(对应于vth和vtl跳闸阈值电压)，并且基本是三角的。结果，scc发生器将基本三角截断的rc转换电压输出为扩频控制信号。

图1示出fll时钟发生器100的一个示例实施例。fll时钟发生器100包括自激fll振荡器110，其与包括开关电容器电阻分压器130和反馈误差放大器140的fll控制回路一起操作。对于该示例实施例，ssc控制由ssc发生器150提供。

fll时钟发生器100输出(从fll振荡器110)具有由fll控制回路控制的频率fosc的fll_clk。开关电容器r-分压器130将fosc转换成输入到误差放大器140的fll控制电压vfosc，其中误差放大器140还从ssc发生器150接收ssc控制电压vref_ss。

ldo(低压差)稳压器为fll时钟发生器模块中的每一个提供清洁的电源vldo，其中时钟发生器模块是：fll振荡器110、开关电容器r-分压器130和误差放大器140以及ssc发生器150。

利用电流控制的环形振荡器111来实施fll振荡器110，产生具有频率fosc的fll_clk。环形振荡器111的fll_clk输出被电平移位113以向fll_clk提供轨对轨摆幅(swing)(诸如对于cmos电平)。fll_clk(电平移位之后)通过先断后通定时发生器121以输入到开关电容器r-分压器130。

开关电容器r-分压器130包括形成电阻器分压器rref/csw的电阻器rref和开关电容器csw，其中电阻器分压器输出在节点n1处可用。具有频率fosc的fll_clk控制开关电容器csw，有效地将频率fosc转换成电阻。开关电容器r-分压器140(电阻器分压器rref/csw)在输出n1处将fosc转换成fll反馈电压vfosc。能够包括电容器clpf以降低纹波。

来自开关电容器r-分压器130的fll反馈电压vfosc被输入到误差放大器140。

误差放大器140包括向源极连接到vldo电源的电流控制mpcs(pmos)143提供栅极驱动的放大器141。放大器141接收fll控制电压vfosc(反相输入)和来自ssc发生器150的ssc调制电压vref_ss(非反相输入)，并且输出控制通过mpcs143的电流的fll控制电压fll_cntrl，其被输出为振荡器控制电流osc_cntrl。

来自误差放大器140的osc_cntrl电流被输入到fll振荡器110中的环形振荡器111，关闭fll控制回路。

fll振荡器110将osc_cntrl电流转换成用于环形振荡器111的osc_cntrl电压。作为响应，环形振荡器111基于由fll控制回路产生的osc_cntrl以期望的fosc输出fll_clk(电平移位)。

来自开关电容器r-分压器的fll控制电压vfosc为环形振荡器111的fll_clk输出提供fll/fosc反馈控制。因此，fll控制回路可被设计成仅基于由开关电容器r-分压器提供的fll控制电压vfosc来提供fll/fosc反馈控制，并且输入到误差放大器140。在该实施中，用于驱动电流控制mpcs143的fll_cntrl电压可对应于vfosc，并且来自mpcs143的osc_cntrl电流可将fll_clk锁定至fosc。

对于示例实施例，fll_clk是ssc调制的。放大器111将来自开关电容器r-分压器130的fll控制电压vfosc与来自ssc发生器150的scc调制电压vref_ss结合在一起。驱动vfosc到vref_ss(稳定状态)的负反馈对放大器141的fll_cntrl输出进行有效地ssc调制。

结果，用于控制环形振荡器111的osc_cntrl电流是ssc调制的，其中ssc调制来自环形振荡器(ssc调制fosc)的fll_clk输出。

fll闭合回路负反馈基于来自开关电容器r-分压器130的vfosc和基于来自ssc发生器150的vref_ss调制的ssc产生被锁频到期望的fosc的fll_clk。开关电容器电阻器的值是(1/fosc*csw)，使得反馈回路建立以下关系：

vldo/(1+foscrrefcsw)＝vfosc～vref_ss

fosc＝(vldo-vref_ss)/(rrefcswvfosc)～vref_ss

因此，在无ssc调制的情况下，fll控制回路会基于fll反馈电压vfosc来控制fosc。在ssc调制的情况下，在放大器111处的负反馈进行操作以将vfosc锁定到vref_ss，ssc调制fll_clk(具有由vfosc回路驱动的基频fosc)。

fll反馈电压vfosc(由开关电容器电阻器分压器rrefcsw提供的)参考vldo(与vldo成比例)。结果，振荡器频率fosc仅取决于rrefcsw时间常数。ldo电压vldo中的任何pvt变化被消除并且不影响振荡器频率fosc。

推荐使用受控多晶硅电阻器。同时，csw能够是基于mos氧化物的电容器，诸如多晶硅n阱电容器，其具有良好受控的工艺变化。例如，能够使用基于该示例实施例的设计来构建跨越pvt在+/-13％之内变化的振荡器频率fosc。对于电阻器和电容器中工艺变化，使用修整(trim)能够进一步将振荡器变化仅改善为仅温度变化(诸如+/-3.5％)。

图2a和图2b示出ssc(扩频时钟)发生器250的一个示例实施例，其能够与图1中示例fll时钟发生器(ssc发生器150)一起使用。能够利用作为中心频率的百分比的基本固定的频率偏差和基本固定的ssc调制频率来实现受控扩频时钟。ssc发生器250由vldo提供。

ssc发生器250基于截断的rc时间常数来提供三角ssc调制。如图2c中所示，对于有效的扩频(在扩频带中接近于均匀发射扩展)，利用接近三角扩频频率分布来实现ssc。

ssc发生器250包括rc弛豫振荡器260和开关阈值(跳变点)设定电路270。弛豫振荡器260包括比较器261，其具有通过rssf/cssf的负反馈(反相输入)和来自阈值设定电路270的正反馈(非反相输入)。阈值设定电路270提供开关阈值/跳变点。

弛豫振荡器260产生对应于rssf/cssf反馈电压的扩频电压vspread。vspread具有基于rssf/cssf时间常数的rssf/cssf上升/下降瞬变的特征。

vspread由单位增益放大器270缓冲，并且适用于输出ssc调制电压vref_ss的电阻器分压器基准电路290。

参考图2a和图2b中相关联的波形，阈值设定电路280包括开关电阻器分压器/阶梯rt||rm||rb，其在以vspread中心电压(诸如1.2v)为中心的vth(诸如1.3v)和vtl(诸如1.1v)之间切换。能够选择vth和vtl使得vth-vtl<<vldo。该实施确保当来自比较器261的vout(其驱动阈值设定开关s1s2)轨对轨地从0到vldo切换时，vspread的共模电压摆幅接近三角形(诸如以1.2v的vspread中心电压为中心的200mv)。

在开关vth/vtl阈值/跳变点之间切换非反相输入有效地截断rssf/cssf上升/下降瞬变，使得vspread是基于rc瞬变的原始的、基本线性的部分产生的。如图2d所示，在瞬变的原始部分(第一rc时间常数的开始)中，结果vspread电压基本上是线性的，提供基本上三角的ssc调制功能。

能够选择rssf和cssf的值，使得弛豫振荡器在60khz的示例频率处振荡。在该实施中，vspread处的摆幅是200mvpk-pk(峰-峰)并且vldo是1.85v。

扩频电压vspread由单位增益放大器271缓冲，并且然后通过大电阻rss输入到电阻器分压器基准290。rss(连同电阻器分压器r1||r2)衰减施加到基准电路290的三角形vspread电压，并且因此提供相对小的ssc百分比(诸如+/-2.5％)。vref_ss用作之前所述的闭合回路振荡器的ssc电压。

能够选择vspread(vth+vtl)/2(诸如1.2v)的共模电压以匹配vref_ss的期望的dc电压，使得在dc条件(即在扩频波形的中心点处)下没有电流通过rss。该设计使得ssc发生器模块化，使得扩频时钟能够被配置成独立于主fll时钟发生器和fll控制回路。

ssc百分比能够由rss的值控制。c1、c2和css电容器被用于：宽带基准电阻器分压器r1||r2；以及防止输入到fll控制回路的扩频波形的滤波。因为vth和vtl与vldo成比例，因此甚至在扩频电压vspread添加之后信号vref_ss也保持与vldo成比例。结果，vldo中的变化基本上被消除，并且不影响振荡器频率fosc。

图2a和图2b包括在描述示例实施例中进行辅助的特定设计示例电压，并且不应当被解释为限制该示例实施例的范围或内容。

fll时钟发生器的示例实施例的优点包括跨越pvt(工艺电压温度)的降低的频率变化，而不要求外部部件(诸如电阻器/晶体)。跨越pvt的降低的频率变化使得接收器带宽更窄，从而更好地抑制带外噪声。

扩频时钟发生器的示例实施例的优点包括高程度扩频控制和简单集成到fll控制回路(在回路参考节点处)。扩频被实现为主回路频率的固定的百分比。扩频的严格控制使得发射器/接收器能够用最优的频率变化进行设计。

在随附权利要求的保护范围内，在所描述的实施例中，修改是可能的，并且其它实施例也是可能的。