无振荡晶体usb3.0时钟产生装置制造方法
【专利摘要】本发明是有关于一种无振荡晶体USB3.0时钟产生装置，其包括振荡电路单元、数值预设电路、差和调变电路、及除频电路单元。在本发明的无振荡晶体USB3.0时钟产生装置中，移除了一般USB3.0装置使用的石英振荡晶体，而以包含振荡电路单元、数值预设电路、差和调变电路、及除频电路单元取代，并能提供USB3.0需要的准确时钟信号。
【专利说明】无振荡晶体USB3.0时钟产生装置
【技术领域】
[0001]本发明涉及一种USB3.0时钟产生装置，特别是涉及一种完全利用电子电路元件所开发制造，频率精准且容易量产的无振荡晶体USB3.0时钟产生装置。
【背景技术】
[0002]为了使USB3.0装置(USB-Universal Serial Bus通用串行总线)能正常运作，并且使各USB3.0装置间能正常地互相连接，现有习知的USB3.0装置都设置有一个或一个以上的石英振荡晶体(crystal oscillator)，在USB3.0控制器(一般为USB3.0控制晶片或IC)操作及USB资料传输时，提供时钟信号。
[0003]然而，由于使用于USB3.0装置的石英振荡晶体通常价钱甚高而且体积庞大，价格的昂贵及产品过大的体积，经常成为USB3.0装置大量应用的一大阻碍。
[0004]举一个USB笔式驱动器(USB Pen Drive)的例子来说，石英振荡晶体的成本就约占了电路成本的百分之八十(电路成本不包含USB笔式驱动器使用的flash存储芯片的成本，为USB笔式驱动器产业现有习知的计算方式，且存储芯片的成本随产品提供的存储容量改变)。就占用体积来说，石英振荡晶体及其必要的被动元件，通常需使用USB笔式驱动器双面电路板中的一整面，因而只剩下电路板的另一面可以装设存储芯片。如此，整体存储容量便遭受很大的限制，若要提高存储容量就必须增加电路板大小，USB笔式驱动器的整体尺寸便不得不跟着增加。
[0005]因此，在大量提高应用普遍性及有效降低制造与使用成本的前提下，如何提供一个高信赖性、高稳定性、整体体积大幅减小，且成本大幅降低的USB3.0装置便迫切的亟待发明。
【发明内容】
[0006]本发明为一种无振荡晶体USB3.0时钟产生装置，其包括振荡电路单元、数值预设电路、差和调变电路、及除频电路单元。在本发明的无振荡晶体USB3.0时钟产生装置中，移除了一般USB3.0装置使用的石英振荡晶体，而以包含振荡电路单元、数值预设电路、差和调变电路、及除频电路单元取代，并能提供USB3.0需要的准确时钟信号。
[0007]本发明提供一种无振荡晶体USB3.0时钟产生装置，包括:振荡电路单元，用以输出基本频率波形；数值预设电路，用以输出预设数值；差和调变电路，用以输入误差信号及预设数值，并输出除数；以及除频电路单元，用以输入除数及基本频率波形，并输出准确频率波形。
[0008]藉由本发明的实施，至少可以达到下列进步功效:
[0009]一、使USB3.0装置不须使用石英振荡晶体；
[0010]二、降低整体元件成本，并减小电路复杂度；及
[0011]三、减小电路板尺寸，使小型化应用装置成为可能。
[0012]为了使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点，因此将在实施方式中详细叙述本发明的详细特征以及优点。
【专利附图】
【附图说明】
[0013]图1为本发明实施例的一种无振荡晶体USB3.0时钟产生装置方块图；
[0014]图2为使用本发明的一种USB3.0时钟产生装置的一种无振荡晶体USB3.0装置实施例方块图；及
[0015]图3为本发明实施例的一种USB3.0时钟产生装置的产生时钟步骤流程图。
[0016]【符号说明】
[0017]100无振荡晶体USB3.0时钟产生装置
[0018]10振荡电路单元20 数值预设电路
[0019]30差和调变电路40 除频电路单元
[0020]50 USB3.0超高速锁相回路 60 USB3.0超高速实体层
[0021]70频率计数器DIV_N 除数
[0022]ERR_N 误差信号PRE_N 预设数值
[0023]REFI基本频率波形REFO 准确频率波形
[0024]SS_CK 稳定时钟SS_PCLK第一频率信号
[0025]SS_RCLK第二频率信号SS_RX USB输入信号
[0026]SS_TX USB 输出信号
【具体实施方式】
[0027]为进一步阐述本发明为达成预定发明目的所采取的技术手段以及其功效，以下结合附图及较佳实施例，对依据本发明提出的无振荡晶体USB3.0时钟产生装置的【具体实施方式】、结构、特征及其功效，详细说明如后。
[0028]如图1所示，为一种无振荡晶体USB3.0时钟产生装置100方块图，图中的USB3.0时钟产生装置100即为取代时下USB装置中的石英振荡晶体。其中，USB3.0时钟产生装置100包括:振荡电路单元10、数值预设电路20、差和调变电路30及除频电路单元40。
[0029]如图1所示，振荡电路单元10用以输出基本频率波形REFI。振荡电路单元10可以为环式振荡器电路(ROSC ring oscillator circuit),或者是电感电容式振荡器电路(LCOSC, inductor-capacitor oscillator circuit),或是任何可以输出稳定的使用频率信号波形的振荡器电路。
[0030]如图1所示，数值预设电路20，用以输出PRE_N。数值预设电路20可以是一种可程序化的数值产生电路，或者是一个纯粹硬件线路组成的数值产生电路。
[0031]如图1所示，差和调变电路30，则用以自数值预设电路20输入预设数值PRE_N，又输入误差信号ERR_N，并在对误差信号ERR_N及预设数值PRE_N进行差和运算(Delta-SigmaCalculation)后，输出除数 DIV_N。
[0032]如图1所示，除频电路单元40，用以自差和调变电路30输入除数DIV_N，及自振荡电路单元10输入基本频率波形REFI，并在将基本频率波形REFI依照除数DIV_N的大小进行除频(frequency dividing)后,输出准确频率波形REFO。[0033]如图2所示为使用本发明的一种USB3.0时钟产生装置100的一种无振荡晶体USB3.0装置实施例图。如图2所示，USB3.0时钟产生装置100，可进一步包括USB3.0超高速锁相回路50、USB3.0超高速实体层60及频率计数器70，其中USB3.0超高速锁相回路50分别与USB3.0超高速实体层60、频率计数器70及除频电路单元40信号相连接，且频率计数器70又分别与USB3.0超高速实体层60及差和调变电路30信号相连接。
[0034]如图2所示，USB3.0超高速锁相回路50为电路结构，用以自除频电路单元40输入准确频率波形REF0，并输出稳定时钟SS_CK及第一频率信号SS_PCLK。USB3.0超高速锁相回路50必须选择为可提供USB3.0使用频率范围的锁相回路。
[0035]如图2所示的USB3.0超高速实体层60为电路结构，其可用以在USB传输端输出USB输出信号SS_TX，及输入USB输入信号SS_RX，以执行资料的双向传输。并可自USB3.0超高速锁相回路50输入稳定时钟SS_CK，又USB3.0超高速实体层60可输出一个第二频率信号 SS_RCLK。
[0036]如图2所示，频率计数器70亦为电路结构，用以自USB3.0超高速锁相回路50输入第一频率信号SS_PCLK，及自USB3.0超高速实体层60输入第二频率信号SS_RCLK，并在对第一频率信号SS_PCLK及第二频率信号SS_RCLK进行差频动作后，输出第一频率信号SS_PCLK及第二频率信号SS_RCLK间的误差信号ERR_N。
[0037]如图3所示，为本发明的一种USB3.0时钟产生装置100的产生时钟步骤流程200实施例图，USB3.0时钟产生装置100的产生时钟步骤流程200包括:启动振荡电路单元、除频电路单元、差和调变电路(st印210)，启动数值预设电路并将预设数值输入差和调变电路(step220)，启动USB3.0超高速锁相回路(step230)，等待第一频率信号稳定并将稳定时钟输出至USB3.0超高速实体层(st印240)，等待至USB输入信号进入5Gbps模式(st印250)，产生稳定的第二频率信号(step260)，频率计数器执行第一频率信号及第二频率信号差频并输出误差信号(st印270)，将误差信号输入差和调变电路(st印280)，差和调变电路及除频电路单元共同微调准确频率波形(st印290)，等待至第一频率信号稳定(st印295)，以及跳回至st印270 (st印299)，并继续执行。
[0038]如图1至图3所示，为了使如图1至图2所示的电路能稳定输出稳定时钟SS_CK，振荡电路单元10、除频电路单元40及差和调变电路30必须首先启动(执行Step210)，接着启动数值预设电路20并将预设数值PRE_N输入差和调变电路30 (执行step220)。
[0039]同样如图3所示，接着便启动USB3.0超高速锁相回路(执行st印230)，等待第一频率信号SS_PCLK稳定并将稳定时钟SS_CK输出至USB3.0超高速实体层60(执行st印240)。在等待至USB输入信号SS_RX进入5Gbps模式(执行st印250)后，由USB3.0超高速实体层60处理及读取5Gbps (Giga-bit-per-second)的USB输入信号SS_RX,并进行产生稳定的第二频率信号SS_RCLK(执行st印260)。
[0040]再如图3所示，接着便重复进行下列步骤:频率计数器70执行第一频率信号SS_PCLK及第二频率信号SS_RCLK差频并输出误差信号ERR_N(执行st印270)，将误差信号ERR_N输入差和调变电路30 (执行step280)，差和调变电路30及除频电路单元40共同微调准确频率波形REFO (执行st印290)，等待至第一频率信号SS_PCLK稳定(执行st印295)，跳回至step270并继续执行(执行step299)等步骤，以进行对稳定时钟SS_CK及第一频率信号SS_PCLK的微调，最后使第一频率信号SS_PCLK及第二频率信号SS_RCLK的频率完全相同，以达到并符合USB3.0规范对资料传输的时钟频率的要求。
[0041]为使熟习该技术者能更了解本发明的内容，兹举一实施范例如下:
[0042]1.将基本频率波形REFI的频率设定为318.15MHz，并将预设数值PRE_N设定为10又1/2，又将USB3.0超高速锁相回路50中的相乘参数设定为8又1/3。请参考图2，由于电路刚启动，并无误差信号ERR_N输入，由于差和调变电路30输出的除数DIV_N的值等于预设数值PRE_N减去误差信号ERR_N，此时除数DIV_N便等于10又1/2，而且因为除频电路单元40输出的准确频率波形REFO为基本频率波形REFI除以除数DIV_N，因此准确频率波形REFO的频率成为318.15MHz除以10又1/2，等于30.3MHz。又USB3.0超高速锁相回路50将准确频率波形REFO乘以相乘参数来得到第一频率信号SS_PCLK，因此第一频率信号SS_PCLK 成为 30.3MHz 乘以 8 又 1/3，等于 252.5MHz。
[0043]2.由于USB3.0规范订定USB输入信号SS_RX的资料速度为5Gbps，因此由USB3.0超高速实体层60输出的第二频率信号SS_RCLK固定在频率为250MHz。
[0044]3.频率计数器70比较第一频率信号SS_PCLK及第二频率信号SS_RCLK，并求得其差频并进行运算后输出误差信号ERR_N的值为21/200。
[0045]4.接着差和调变电路30对误差信号ERR_N及预设数值PRE_N进行差和运算并且输出除数DIV_N，此时除数DIV_N的值为10又121/200。
[0046]5.除频电路单元40输出的准确频率波形REFO的频率便成为318.15MHz除以10又 121/200，等于 30MHz ο
[0047]6.最后，USB3.0超高速锁相回路50将准确频率波形REFO的频率30MHz乘以相乘参数8又1/3而得到新的第一频率信号SS_PCLK，此时第一频率信号SS_PCLK的频率成为30MHz乘以8又1/3，等于250MHz。于是第一频率信号SS_PCLK的频率便等于第二频率信号SS_RCLK的频率，正确的时钟信号便由此产生。
[0048]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种无振荡晶体USB3.0时钟产生装置，其特征在于，包括: 振荡电路单元，输出基本频率波形； 数值预设电路，输出预设数值； 差和调变电路，输入误差信号及该预设数值，并输出除数；以及 除频电路单元，输入该除数及该基本频率波形，并输出准确频率波形。
2.如权利要求1所述的USB3.0时钟产生装置，其特征在于进一步包括USB3.0超高速锁相回路、USB3.0超高速实体层及频率计数器，其中该USB3.0超高速锁相回路分别与该USB3.0超高速实体层、该频率计数器及该除频电路单元信号相连接，且该频率计数器又分别与该USB3.0超高速实体层及该差和调变电路信号相连接。
3.如权利要求2所述的USB3.0时钟产生装置，其特征在于其中该USB3.0超高速锁相回路为电路结构，输入该准确频率波形，并输出稳定时钟及第一频率信号。
4.如权利要求3所述的USB3.0时钟产生装置，其特征在于其中该USB3.0超高速实体层为电路结构，输出USB输出信号及输入USB输入信号,并输入该稳定时钟且输出第二频率信号。
5.如权利要求4所述的USB3.0时钟产生装置，其特征在于其中该频率计数器为电路结构，输入该第一频率信号及该第二频率信号，并输出该误差信号。
6.如权利要求1或2所述的USB3.0时钟产生装置，其特征在于其中该振荡电路单元为环式振荡器电路ROSC。
7.如权利要求1或2所述的USB3.0时钟产生装置，其特征在于其中该振荡电路单元为电感电容式振荡器电路LCOSC。
【文档编号】H03L7/08GK103684429SQ201310125450
【公开日】2014年3月26日 申请日期:2013年4月11日 优先权日:2012年9月18日
【发明者】李鐏镮, 林家骏, 詹胜杰 申请人:安格科技股份有限公司