一种低失真抗干扰的收码电路的制作方法

本发明涉及编码器件接收码领域，具体为一种低失真抗干扰的收码电路。

背景技术：

收码电路是编码器件接收码信号的关键接口电路，它在消防报警系统的总线器件如探测器、模块中被广泛采用，当接收到脉冲编码信号的高、低电平时，收码电路能够采样并输出码信号，以供CPU接收解码。在实际使用中低电平易受到感应耦合的干扰，使低电平下降沿会被浮动抬高，特别是全波整流后的码信号，因对外部干扰难以吸收，这个问题尤为严重，由于CPU或接收电路对高、低电平检测有门限要求，一般的仅由电阻或电阻加三极管组成的收码电路，抗干扰能力弱，码信号输出有时就会产生误码。

技术实现要素：

为了解决上述问题，本发明提供了一种低失真抗干扰的收码电路，其抗干扰能力强，不会出现误码现象。

其技术方案是这样的：一种低失真抗干扰的收码电路，其特征在于，其包括取码电路，所述取码电路的输入端输入脉冲编码信号，所述取码电路的输出端通过加速网络模块连接射极跟随器，所述取码电路的输出端还通过负压产生电路连接所述射极跟随器，所述射极跟随器的输出端输出码信号给CPU解码。

其进一步特征在于，所述取码电路包括电阻R1和电阻R2，所述加速网络模块包括电容C1，所述负压产生电路包括C2，所述射极跟随器包括三极管T1，所述电阻R1一端输入脉冲编码信号，所述电阻R1另一端连接所述电阻R2一端、电阻R3一端、电容C1一端、电容C2一端，所述电容C1另一端与所述电阻R3另一端相连后连接三极管T1的基极，所述三极管T1的集电极连接电源VCC，所述三极管T1的发射极与所述电容C2另一端、电阻R4一端连接且输出码信号给CPU解码。

采用本发明的电路后，加速网络模块加速射极跟随器的导通，通过负压产生电路抵消低电平被抬高的电平，增强抗干扰能力。

附图说明

图1为本发明原理框图；

图2为本发明电路原理图。

具体实施方式

见图1，图2所示，一种低失真抗干扰的收码电路，其包括取码电路，取码电路的输入端输入脉冲编码信号，取码电路的输出端通过加速网络模块连接射极跟随器，取码电路的输出端还通过负压产生电路连接射极跟随器，射极跟随器的输出端输出码信号给CPU解码。

具体电路如下所述：取码电路包括电阻R1和电阻R2，加速网络模块包括电容C1，负压产生电路包括C2，射极跟随器包括三极管T1，电阻R1一端输入脉冲编码信号，电阻R1另一端连接电阻R2一端、电阻R3一端、电容C1一端、电容C2一端，电容C1另一端与电阻R3另一端相连后连接三极管T1的基极，三极管T1的集电极连接电源VCC，三极管T1的发射极与电容C2另一端、电阻R4一端连接且输出码信号给CPU解码。

原理如下所述：脉冲编码信号通过取码电路中的电阻R1、电阻R2，并在电阻R2上得到分压信号，送入加速网络模块电容C1、电阻R2的并联网络，驱动射极跟随器三极管T1，在射极跟随器的输出端连接负压产生电路并生成码信号输出，送入CPU解码。电容C2作用是在电阻R4上产生弱负压以增强抗干扰能力。电容C1作用是加速三极管T1导通，以改善上升沿。

本发明电路具有以下特点：

1. 增强对低电平的抗干扰能力：在使用中收码电路易收到感应耦合的干扰，使低电平被错误的抬高。电路使用了电容C2电容来产生弱负压，以抵消被抬高的电平，使低电平正常，当编码脉冲有上升沿到来时通过电阻R1、电阻R4对电容C2充电到Va。当脉冲下降沿到来时，三极管T1截止，这时电容C2上的电压会在码信号输出端产生负压（Va-Vb)，通过电阻R2、电阻R4放电，把抬高的低电平拉回到正常低电平值。负压的持续时间可通过电容C2的容量来选择，但应兼顾编码信号的脉宽

2. 减小上升沿的延迟时间降低高电平的失真：当上升沿到来时，通过加速网络中的电容C1可迅速使三极管T1导通，减小了三极管T1导通时的延迟效应，当下降沿到来后三极管T1截止，电容C1通过电阻R3放电，为下一次上升沿加速做好准备。加速时间可通过电容C1的的容量来选择。但应兼顾编码信号的脉宽

3. 低功耗，由于在电路中加了电容C1、电容C2，利用了电容瞬态特性，并使用了射极跟随器来传递信号和能量，这样电路中的电阻值就可大大增加了，工作电流就被大为降低了，当无码稳态供电时尤为明显。