一种可调节信号且可编程的增益放大器的制作方法

本发明涉及集成电路技术领域，具体涉及一种可调节信号且可编程的增益放大器。

背景技术：

可编程增益放大器简称PGA，是一种将输入模拟电压信号放大设定倍数后输出的模拟放大器电路，其放大倍数由采样电容与反馈电容比值决定。由开关电容方式实现的PGA电路完全兼容于现在标准的CMOS工艺技术，因而广泛应用于现在的标准CMOS芯片中，用于放大模拟电压信号。

图1为一个典型的PGA电路示意图，模拟电压信号经PGA电路后放大设定的倍数后，输出给模拟数字转换ADC电路，经ADC电路转换成数字信号后输出给数字信号处理模块DSP，进行一系列的数字信号处理。一个比较典型的实例为CMOS图像传感器芯片，由像元感光单元(Pixel)将接受到的光信号转换成模拟电压信号，输出至PGA，经PGA放大后至ADC转换成数字信号后输出至DSP处理输出至芯片外部，由此实现图像感应。

由于PGA后续所接的ADC电路的模拟输入信号一般有幅度限制，即ADC模拟输入信号低于其输入信号幅度最低值或超出输入信号幅度最高值时，ADC电路不能正确的转换成相对应的数字码。而现在的一些芯片系统中，如CMOS图像传感器系统中，PGA的输入模拟电压信号，即像素单元pixel的输出电压信号中除包含所需的光感应信号外，还含有暗电流导致的无用的信号，该信号叠加在正常的光感应信号中，经PGA放大后输出至ADC，会占掉一部分的ADC输入信号幅度，使得ADC所能转换的正常的光感应信号范围变小了。例如ADC的输入信号幅度为1V，而暗电流导致的无用信号最大幅度为0.1V，则ADC所能转换出的正常的光感应信号最大幅度为1V-0.1V＝0.9V。这样便导致了芯片系统所能感应到的最大信号幅度变小了，相应的导致芯片系统动态范围减小。为了解决这个问题，一种做法即为在PGA处加入信号调节功能，即在PGA处将输入信号中包含的0.1V的无用信号减去，使的PGA输入为0.1V～1.1V时输出0～1V，这样ADC的输入信号范围没有被浪费在无用信号上，提升了整个系统的动态范围。由此，带信号调节功能的PGA电路有了实际的应用需求。

然而，由于现在的传感器等芯片广泛应用在便携式移动设备中，因而芯片的面积与功耗成为了芯片很重要的性能指标，很大程度地影响芯片的竞争力。前面提及的PGA电路应用在这类芯片中，需要考虑其面积和功耗，特别是现在广泛采用的开关电容PGA，电容的使用会占去芯片相当可观的面积，同时也需要可观的电流以驱动所用到的电容。所以，前面提到的带信号调节功能的PGA电路被期望不要使用过多的电容以节省宝贵的面积和功耗。

图2所示为一种传统的只能实现输入信号按设定倍数放大的PGA电路结构，其信号放大倍数为Cs/Cf，实际中Cs或Cf电容会做成可调电容以实现增益可变的功能，此处没有标明。该PGA电路环路的反馈系数β＝Cf/(Cs+Cf)；图2中的电路的输出端的信号的放大倍数只能由Cs/Cf比例确定，而Cs/Cf的比例在制备时时固定的，因为不能实现灵活的调节。

图3为一种传统的带信号调节功能的PGA电路结构，其通过增加电容Cos和两个参考电压信号Vos1、Vos2，配合响应的开关信号时序，以实现输入信号的放大和调节，其中S1和S1B为互补信号。其工作时序如图4所示，SW、S1为高，相应开关导通，PGA处于复位状态，输出VOUT为VCM，V2点电压为Vos1，输出VIN端电压为Vin1，然后SW由高变为低，随后S1由高变为低，即S1B由低变高，V2点由Vos1变为Vos2，输出VOUT由VCM变为VCM+ΔVin+ΔVos，其中ΔVin＝(Vin2-Vin1)*Cs/Cf,ΔVos＝(Vos2-Vos1)*Cos/Cf。该PGA环路反馈系数为β＝Cf/(Cs+Cf+Cos)。

图3所示电路可以实现信号放大和调节功能，但其有几个明显的缺点：1、较传统的PGA增加了一个电容Cos，增大了面积；2、新增了两个参考电压Vos1、Vos2，增加了电路的复杂度，同时也引入了Vos1、Vos2两个噪声源、面积；3、PGA环路反馈系数β＝Cf/(Cs+Cf+Cos)小于传统PGA的β＝Cf/(Cs+Cf)，反馈系数的减小导致运放的设计难度增加，功耗增加。

技术实现要素：

为了克服以上问题，本发明旨在提供工艺中可调节信号且可编程的增益放大器。

为了达到上述目的，本发明提供了一种可调节信号且可编程的增益放大器，采用PGA电路，所述PGA电路具体包括：运算放大电路(OTA)、输入端(VIN)、输出端(VOUT)、采样电容(Cs)、第一反馈电容(Cf1)、第二反馈电容(Cf2)、总开关(SW)、第一开关(S1)、第二开关(S1B)，其中，第一反馈电容(Cf1)的一端与采样电容(Cs)连接，另一端与输出端(VOUT)连接；第二反馈电容(Cf2)的一端与采样电容(Cs)连接，另一端与第一开关(S1)的一端、第二开关(S1B)的一端相连接，第一开关(S1)的另一端连接输出端(VOUT)，第二开关(S1B)的另一端连接参考电压(Vos)；总开关(SW)的一端连接采样电容(Cs)，另一端连接输出端(VOUT)；运算放大电路(OTA)的反向输入端(VN)连接采样电容(Cs)，正向输入端连接共模电压(VCM)，另一端连接输出端(VOUT)。

优选地，所述运算放大电路(OTA)采用五管运算放大器。

优选地，所述五管运算放大器具体包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、尾电流NMOS管；第四PMOS管的源极和第三PMOS管的源极均接电源；第四PMOS管的栅极和第三PMOS管的栅极相连且共同与第三PMOS管的漏极和第一NMOS管的漏极相连接；第四PMOS管的漏极与第二NMOS管的漏极相连且共同连接至输出端(VOUT)；第二NMOS管的源极和第一NMOS管的源极相连接且共同连接至尾电流NMOS管的漏极；第二NMOS管的栅极接反向输入端(BN)；输入端第一NMOS管的栅极接共模电压(VCM)；尾电流NMOS管的栅极连接偏置电压(VB)，尾电流NMOS管的源极接地。

优选地，所述PGA电路的反馈系数为：β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，其中，β为反馈系数，Cf为第一反馈电容(Cf1)与第二反馈电容(Cf2)之和。

优选地，所述第二开关(S1B)信号开始下降的时间比采样开关(SW)信号开始下降的时间晚，所述第一开关(S1)信号开始上升的时间比第二开关(S1B)开始下降的时间晚，输入端(VIN)的信号发生变化的时间比第一开关(S1)信号开始上升的时间晚，从而得到所述PGA电路的输出端(VOUT)＝VCM+ΔVin+ΔVos；ΔVin为PGA电路对输入信号放大后得到的输出项，放大倍数由采样电容(Cs)与第一反馈电容(Cf1)与第二反馈电容(Cf2)之和的比值决定，ΔVos为对输出信号的调节项，其大小由第二反馈电容(Cf2)与第一反馈电容(Cf1)、第二反馈电容(Cf2)之和的比值以及参考电压(Vos)与共模电压(VCM)的电压差值决定。

优选地，所述第一开关(S1)和所述第二开关(S1B)由单向导通晶体管来实现。

优选地，所述第一开关(S1)和所述第二开关(S1B)为单刀开关。

本发明所提出的一种可调节信号且可编程增益放大器的优点包括：减少了电容的使用数量，节省了面积；减少了参考电压数量，简化电路设计，同时减小面积、功耗和噪声；增大了PGA电路的反馈系数，减轻了运放的设计难度，同时减小了功耗；可配置成传统的只有放大功能的PGA电路，更加灵活。

附图说明

图1为一个典型的PGA电路示意图

图2为一种传统的只能实现输入信号按设定倍数放大的PGA电路示意图

图3为一种传统的带信号调节功能的PGA电路示意图

图4是图3所示的PGA电路在正常工作时的开关时序示意图

图5为本发明的一个较佳实施例的PGA电路示意图

图6为本发明的一个较佳实施例的PGA电路在正常工作时的开关时序示意图

图7为本发明的一个较佳实施例的PGA电路的示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

以下结合附图5-7和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

本实施例中，可调节信号且可编程的增益放大器，采用PGA电路，包括：运算放大电路、输入端、输出端、第一反馈电容、第二反馈电容、第一开关和第二开关；其中，第一反馈电容跨接在输出端和运算放大电路的反向输入端之间，第二反馈电容的一端连接运算放大器的反向输入端，另一端通过第一开关和第二开关分别连接输出端和参考电压。两个开关还可以连接开关时序器，开关时序器控制输出端所输出的信号按照所设定的值上升或下降。

请参阅图5，PGA电路具体包括：运算放大电路OTA、输入端VIN、输出端VOUT、采样电容Cs、第一反馈电容Cf1、第二反馈电容Cf2、总开关SW、第一开关S1、第二开关S1B，其中，第一反馈电容Cf1的一端与采样电容Cs连接，另一端与输出端VOUT连接；第二反馈电容Cf2的一端与采样电容Cs连接，另一端与第一开关S1的一端、第二开关S1B的一端相连接，第一开关S1的另一端连接输出端VOUT，第二开关S1B的另一端连接参考电压Vos；总开关SW的一端连接采样电容Cs，另一端连接输出端VOUT；运算放大电路OTA的反向输入端VN连接采样电容Cs，正向输入端连接共模电压VCM，另一端连接输出端VOUT。本实施例中，第一开关S1和第二开关S1B由单向导通晶体管实现。简言之，图5中所示的PGA电路将传统PGA电路中的反馈电容Cf分成了两个反馈电容Cf1和Cf2，其中第一反馈电容Cf1按传统方式跨接在输出端VOUT和反向输入端VN，第二反馈电容Cf2一端接运算放大电路OTA的反向输入端VN，另一端通过第一开关S1、第二开关S1B分别接输出端VOUT与参考电压Vos。采样电容Cs为传统的PGA电路的采样电容，其接在信号收入端VIN和运算放大电路OTA的反向输入端VN之间。开关SW为传统的跨接在输出端VOUT和运算放大电路OTA的反向输入端VN开关，该开关SW导通时实现PGA电路的复位，此时输出端VOUT所输出的电压约等于共模电压VCM，开关SW断开时PGA电路的输出端VOUT所输出的电压产生增益，从而实现放大功能。此外，由图5所示电路结构可以看到，由于Cf1+Cf2＝Cf，相较于不带信号调节功能的PGA电路，其电容面积没有增加，相较于传统的带信号调节功能的PGA电路，省去了电容Cos，减小了总的电路面积。由于只增加了一个参考电压Vos，相较于传统带信号调节功能的PGA新增的两个参考电压Vos1、Vos2，因此，本实施例提出的结构简化了电路设计，节省了由参考电压带来的功耗和面积，也减少了一个参考电压贡献的噪声。另外，本实施例提出的结构环路反馈系数为β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，小于传统带信号调节功能的PGA的反馈系数β＝Cf/(Cs+Cf+Cos)。因而可以减小运放设计难度，从而进一步节省功耗和面积。

请参阅图7，这里，运算放大电路OTA采用五管运算放大器。五管运算放大器具体包括：第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、尾电流NMOS管M0；第四PMOS管M4的源极和第三PMOS管M3的源极均接电源；第四PMOS管M4的栅极和第三PMOS管M3的栅极相连且共同与第三PMOS管M3的漏极和第一NMOS管M1的漏极相连接；第四PMOS管M4的漏极与第二NMOS管M2的漏极相连且共同连接至输出端VOUT；第二NMOS管M2的源极和第一NMOS管M1的源极相连接且共同连接至尾电流NMOS管M0的漏极；第二NMOS管M2的栅极接反向输入端BN；输入端第一NMOS管M1的栅极接共模电压VCM；尾电流NMOS管M0的栅极连接偏置电压VB，尾电流NMOS管M0的源极接地。简言之，图7中的运算放大电路将图5中的运算放大电路(OTA)用简单的五管运放实现，其中尾电流NMOS管M0将所加的偏置电压VB转换成电流以使M1～M4管工作在饱和区，M1管、M2管为NMOS实现的运放输入对管，M1管的栅极为运放正向输入端，接VCM电压，M2管的栅极为运放反向输入端，接VN节点，M3管、M4管为PMOS实现的有源电流镜负载，M3管的栅极和漏极短接，M4管的栅极与M3管的栅极短接，M4的漏极与M2的漏极短接，连接输出端VOUT。

请参阅图6，第二开关S1B信号开始下降的时间比采样开关SW信号开始下降的时间晚，第一开关S1信号开始上升的时间比第二开关S1B开始下降的时间晚，输入端VIN的信号发生变化的时间比第一开关S1信号开始上升的时间晚。本实施例中，PGA电路的反馈系数为：β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，其中，β为反馈系数，Cf为第一反馈电容(Cf1)与第二反馈电容(Cf2)之和。此外，PGA电路的输出端(VOUT)＝VCM+ΔVin+ΔVos；ΔVin为PGA电路对输入信号放大后得到的输出项，放大倍数由采样电容Cs与第一反馈电容Cf1与第二反馈电容Cf2之和的比值决定，ΔVos为对输出信号的调节项，其大小由第二反馈电容Cf2与第一反馈电容Cf1、第二反馈电容Cf2之和的比值以及参考电压Vos与共模电压VCM的电压差值决定。

请继续参阅图6，具体的，PGA电路正常工作时，开关SW信号变为高，PGA电路处于复位状态，不考虑OTA的非理想因素，VOUT端输出为VCM，此时第二开关S1B信号为高电平，即第二开关S1B导通，V2点电压为参考电压Vos，第一开关S1为低电平，从输入端VIN输入信号，此时输入电压设为Vin1。PGA电路复位结束时，开关SW由高变为低，随后第二开关S1B也由高变为低，第一开关S1由低变为高，然后输入端VIN的输入电压由Vin1变为Vin2，VN节点由于运放的虚短特性仍保持为VCM电压，V2节点由于第一开关S1导通而与输出端VOUT短接，此时PGA电路的反馈电容为Cf1+Cf2，然后电荷从采样电容Cs转移至第一反馈电容Cf1和第二反馈电容Cf2后，PGA电路的输出段VOUT输出稳定后的电压将为VCM+ΔVin+ΔVos，其中ΔVin＝(Vin2-Vin1)*Cs/(Cf1+Cf2)，ΔVos＝(Vos-VCM)*Cf2/(Cf1+Cf2)。由此，PGA电路完成输入信号放大以及信号调节过程，输出端VOUT所输出的最终电压为VCM+ΔVin+ΔVos中，ΔVin项即为PGA电路对输入信号放大后得到的输出项，放大倍数由Cs与Cf1+Cf2的比值决定，ΔVos即为对输出信号的调节项，其大小由Cf2与Cf1+Cf2的比值以及Vos与VCM的电压差值的决定。为避免可能出现的电荷泄露问题，图7所示的开关时序中第二开关S1B的下降沿较开关SW的下降沿晚，即td1>0，第一开关S1的上升沿较第二开关S1B的下降沿晚，即td2>0，输入端VIN的输入信号从Vin1开始变化的时间较第一开关S1上升沿晚，即td3>0。需要说明的是，本实施例所提出的信号时序较适宜所提出的带信号调节功能的可编程增益放大器电路结构，在实现信号放大与调节功能的同时可以避免一些非理想因素对电路性能带来的不利影响。

此外，将图5所示的控制第一开关S1一直为高，第二开关S1B一直为低，即第一开关S1一直导通而第二开关S1B一直断开，则电路配置成一个传统的不带信号调节功能的可编程增益放大器，完全等同与一个传统的可编程增益放大器电路，并不会带来任何不利影响。

虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。