用于70M中频高线性度复数带通滤波器的运算放大器的制作方法

本发明涉及模拟射频微电子电路技术领域，尤其涉及一种用于70M中频高线性度复数带通滤波器的运算放大器。

背景技术：

目前射频接收机中的复数带通滤波器在使用有源滤波器结构时，中频值一般都不高，当中频值提高时，通常采用gm-c滤波器结构，但是由于gm-c滤波器是开环结构，线性度很差，且结构比较复杂。高的线性度要求不得不采用有源滤波器结构，而高达70M的中频值对有源滤波器中的运算放大器(以下简称运放)提出了很高的要求。图1是常见的运放结构图，该运放在高频处的增益通常很低，在70M时很难保证40dB的增益，从而严重影响复数有源滤波器的性能，该运放的输出摆幅很难做到轨至轨，从而限制了复数有源滤波器的线性度，另外该运放的输出带负载能力也比较差，该运放在应用到70M中频复数滤波器时，在上电时容易出现震荡现象，稳定性较差。

技术实现要素：

有鉴于此，本发明的目的是提供一种用于70M中频高线性度复数带通滤波器的运算放大器，以便在复数带通滤波器中频值提高时仍然可以使用结构相对简单的有源滤波器结构，来满足滤波器对线性度的要求，用来解决有源滤波器中运放的高频处增益通常很低、运放输出摆渡受限，驱动能力不足和有源滤波器在中频值很高时上电后容易震荡，稳定性较差的问题，以解决现有技术中的不足。

为了达到上述目的，本发明的目的是通过下述技术方案实现的：

提供一种用于70M中频高线性度复数带通滤波器的运算放大器，包括主运算放大电路和输出级，具体包括NMOS管串联组、PMOS管串联组、第一混合MOS管并联组、第二混合MOS管并联组、第一PMOS管并联组、第二PMOS管并联组、NMOS管并联组、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，所述第一混合MOS管并联组和所述第二混合MOS管并联组分别包括一个PMOS管和一个NMOS管，所述第一PMOS管的栅源极之间、所述第七PMOS管的栅源极之间、所述第一NMOS管的栅漏极之间和所述第七NMOS管的栅漏极之间串接有电容和电阻；所述NMOS管串联组、所述PMOS管串联组、所述第一混合MOS管并联组和所述第二混合MOS管并联组相互并联后连同所述第二PMOS管、所述第二NMOS管、所述第六PMOS管、所述第六NMOS管、所述第一PMOS管、所述第七PMOS管、所述第一NMOS管和所述第七NMOS管构成所述输出级，所述第一混合MOS管并联组设于所述第二PMOS管和所述第二NMOS管之间，所述第二混合MOS管并联组设于所述第六PMOS管和所述第六NMOS管之间，所述第一PMOS管串接所述第一NMOS管，所述第七PMOS管串接所述第七NMOS管，所述第一混合MOS管并联组一端连接所述第一PMOS管的栅极，另一端连接所述第一NMOS管的栅极，所述第二混合MOS管并联组一端连接所述第七PMOS管的栅极，另一端连接所述第七NMOS管的栅极；所述第三PMOS管和所述第四PMOS管分别串接入所述NMOS管并联组内且所述NMOS管并联组串接所述第三NMOS管，所述第四NMOS管和所述第五NMOS管分别串接入所述第一PMOS管并联组内且所述第一PMOS管并联组串接所述第五PMOS管，所述第八NMOS管和所述第九NMOS管分别串接入所述第二PMOS管并联组内且所述第二PMOS管并联组串接所述第八PMOS管，所述NMOS管并联组和所述第一PMOS管、所述第七PMOS管之间分别设有电容和电阻，所述第一PMOS管并联组和所述第一NMOS管、所述第七NMOS管之间分别设有电容和电阻；所述NMOS管串联组、所述第一混合MOS管并联组中的NMOS管和所述第二混合MOS管并联组中的NMOS管分别连接第一电压，所述PMOS管串联组、所述第一混合MOS管并联组中的PMOS管和所述第二混合MOS管并联组中的PMOS管分别连接第二电压，所述第二PMOS管并联组连接第三电压和第四电压，所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管和所述第八PMOS管分别连接偏置电压。

上述用于70M中频高线性度复数带通滤波器的运算放大器，其中，还包括电流共模反馈电路，所述电流共模反馈电路包括所述第九PMOS管、所述第十NMOS管、所述第十PMOS管、所述十一PMOS管和所述第十二PMOS管，所述第九PMOS管、所述第十二PMOS管和所述第十NMOS管依次串接，所述第九PMOS管、所述第十PMOS管和所述第四NMOS管依次串接，所述第九PMOS管、所述第十一PMOS管和所述第五NMOS管依次串接，所述第十二PMOS管连接所述第三电压，所述第十PMOS管和所述第十一PMOS管分别连接所述第四电压，所述第九PMOS管连接所述偏置电压。

与已有技术相比，本发明的有益效果在于：

本运算放大器使得复数带通滤波器结构简单，降低电路设计难度，提高电路可靠性，显著提高了复数带通滤波器的线性度、复数带通滤波器的带负载能力和复数带通滤波器的稳定性。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了现有技术中的常见运算放大器的结构示意图；

图2示出了本发明用于70M中频高线性度复数带通滤波器的运算放大器的结构示意图；

图3示出了本发明用于70M中频高线性度复数带通滤波器的输出级的简化示意图；

图4示出了本发明用于70M中频高线性度复数带通滤波器的运算放大器的主运算放大电路的小信号原理图；

图5示出了普通运放和本发明用于70M中频高线性度复数带通滤波器使用的运放增益仿真对比图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

参考图2所示，本发明用于70M中频高线性度复数带通滤波器的运算放大器包括主运算放大电路和输出级，具体包括NMOS管串联组1、PMOS管串联组2、第一混合MOS管并联组3、第二混合MOS管并联组4、第一PMOS管并联组5、第二PMOS管并联组6、NMOS管并联组7、第一PMOS管8、第二PMOS管9、第三PMOS管10、第四PMOS管11、第五PMOS管12、第六PMOS管13、第七PMOS管14、第八PMOS管15、第一NMOS管16、第二NMOS管17、第三NMOS管18、第四NMOS管19、第五NMOS管20、第六NMOS管21、第七NMOS管22、第八NMOS管23和第九NMOS管24，第一混合MOS管并联组3和第二混合MOS管并联组4分别包括一个PMOS管和一个NMOS管，第一PMOS管8的栅源极之间、第七PMOS管14的栅源极之间、第一NMOS管16的栅漏极之间和第七NMOS管22的栅漏极之间串接有电容和电阻。NMOS管串联组1、PMOS管串联组2、第一混合MOS管并联组3和第二混合MOS管并联组4相互并联后连同第二PMOS管9、第二NMOS管17、第六PMOS管13、第六NMOS管21、第一PMOS管8、第七PMOS管14、第一NMOS管16和第七NMOS管22构成输出级(ClassAB)，第一混合MOS管并联组3设于第二PMOS管9和第二NMOS管17之间，第二混合MOS管并联组4设于第六PMOS管13和第六NMOS管21之间，第一PMOS管8串接第一NMOS管16，第七PMOS管14串接第七NMOS管22，第一混合MOS管并联组3一端连接第一PMOS管8的栅极，另一端连接第一NMOS管16的栅极，第二混合MOS管并联组4一端连接第七PMOS管14的栅极，另一端连接第七NMOS管22的栅极。第三PMOS管10和第四PMOS管11分别串接入NMOS管并联组7内且NMOS管并联组7串接第三NMOS管18，第四NMOS管19和第五NMOS管20分别串接入第一PMOS管并联组5内且第一PMOS管并联组5串接第五PMOS管20，第八NMOS管23和第九NMOS管24分别串接入第二PMOS管并联组6内且第二PMOS管并联组6串接第八PMOS管15，NMOS管并联组7和第一PMOS管8、第七PMOS管14之间分别设有电容和电阻，第一PMOS管并联组5和第一NMOS管16、第七NMOS管22之间分别设有电容和电阻。NMOS管串联组1、第一混合MOS管并联组3中的NMOS管和第二混合MOS管并联组4中的NMOS管分别连接第一电压VNSH，PMOS管串联组2、第一混合MOS管并联组3中的PMOS管和第二混合MOS管并联组4中的PMOS管分别连接第二电压VPSH，第二PMOS管并联组6连接第三电压VCN和第四电压VCOM，第二PMOS管9、第三PMOS管10、第四PMOS管11、第五PMOS管12、第六PMOS管13和第八PMOS管15分别连接偏置电压VPBIAS。本发明采用的ClassAB输出结构从典型的折叠式运放中的跨导线性环演变而来，本发明使用的输出级不仅增大滤波器的线性度，还提高了滤波器的带负载能力。

在本优选实施例中，本运算放大器还包括电流共模反馈电路，电流共模反馈电路包括第九PMOS管25、第十NMOS管26、第十PMOS管27、第十一PMOS管28和第十二PMOS管29，第九PMOS管25、第十二PMOS管29和第十NMOS管26依次串接，第九PMOS管25、第十PMOS管27和第四NMOS管19依次串接，第九PMOS管25、第十一PMOS管28和第五NMOS管20依次串接，第十二PMOS管29连接第三电压VCN，第十PMOS管27和第十一PMOS管28分别连接第四电压VCOM，第九PMOS管25连接偏置电压VPBIAS。电流共模反馈电路的加入使得电路直流工作点的稳定性更加可靠。

图3中M1～M4组成一个环路、M5～M8组成一个环路，稳态时M1和M4的VGS相等、M3和M2的VGS相等，同理M5和M8的VGS相等、M6和M7的VGS相等。NET1和NET2控制输出管的栅端，NET1和NET2同时和运放中第一级的输出端相连，NET1和NET2两点的电压调节范围很大，极大地增强了两个输出管的驱动能力。滤波器的稳定性是电路设计时要重点关注的问题，尤其是上电后，滤波器由于工作点没有及时建立，容易出现震荡现象。本发明采用了互补输入级，可以有效避免滤波器上电震荡现象。两个互补的输入级都采用了图1所示的正反馈结构，对于增大带宽、提高高频处增益的要求，这种设计是必须的。

参看图4所示，根据小信号原理图，可以分析计算出两个零点z1、z2和四个极点p1、p2、p3、p4。ro1：第一级输出阻抗，cpar1：第一级等效寄生电容，ro2:第二级输出阻抗，gm：第二级跨导，CL：负载电容。令C1＝C2＝C，R1和R2取相近的值，得到零、极点计算公式如下。设计时令z1＝p2，z2＝p3。由于Cpar1很小，p4被推到很远的频率处，这样就得到一个单极点系统，p1是唯一的主极点。相对于图1中普通的miller补偿方法，p1位于更高的频率上，因此得到了更高的-3dB带宽，同时又得到了更高的增益带宽积，从而保证高频处有足够的增益。这种补偿方法不会牺牲相位裕度。

参看图5，实线是本发明的增益仿真结果，虚线是普通运放增益仿真结果，由图可知，本发明的增益提高了近13dB。

从上述实施例可以看出，本发明的优势在于：

本运算放大器使得复数带通滤波器结构简单，降低电路设计难度，提高电路可靠性，显著提高了复数带通滤波器的线性度、复数带通滤波器的带负载能力和复数带通滤波器的稳定性。

以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。