可反馈调整比较器噪声以提高转换速度的模数转换器的制作方法

本实用新型涉及微电子技术设计领域，具体而言，本实用新型涉及可反馈调整比较器噪声以提高转换速度的模数转换器。

背景技术：

近年来，随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的发展，具有中等分辨率的逐次逼近型模数转换器很容易实现采样率达到几十MSPS(Million Samples per Second，每秒采样百万次)，从而实现了低功耗，面积小的优点，其中，中等分辨率是指能够分辨范围在8bit至12bit之间。

传统的逐次逼近模数转换器中的动态锁存比较器的噪声是按最高要求来设计的，这增加了动态锁存比较器的功耗并降低了动态锁存比较器的比较速度，增加了逐次逼近模数转换器的整体转换时间，降低了逐次逼近模数转换器的转换速度。

技术实现要素：

本实用新型实施例提供一种可反馈调整比较器噪声以提高转换速度的模数转换器，该模数转换器的开关电容数模转换器采用非二进制权重的电容阵列，通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以提高模数转换器的转换速度。

本实用新型实施例提供了一种可反馈调整比较器噪声以提高转换速度的模数转换器，所述模数转换器包括：开关电容数模转换器、动态锁存比较器、比较器输出判断电路、异步时钟产生电路、逐次逼近逻辑、噪声调整信号发 生器和噪声调整阵列，

开关电容数模转换器对输入信号进行采样处理，其中，开关电容数模转换器为采用非二进制权重的电容阵列；

噪声调整信号发生器产生控制噪声调整阵列的控制信号；

动态锁存比较器包括动态预放大级和锁存级，噪声调整阵列包括开关和电容，噪声调整阵列中的电容为动态锁存比较器的动态预放大级的负载，通过噪声调整信号发生器控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度，其中，异步时钟产生电路产生动态锁存比较器的异步时钟控制信号。

优选的，噪声调整阵列中的电容的一端接地，电容的另一端与相应的开关相连接，相应的开关的另一端与动态锁存比较器的动态预放大级的输出端相连接。

优选的，模数转换器还包括数字输出编码电路，数字输出编码电路将逐次逼近逻辑所产生的非二进制数字码转换成相应的二进制编码并输出。

优选的，动态锁存比较器的动态预放大级实现对输入电压信号进行预放大处理的过程，以生成放大的电压信号并输出；

动态锁存比较器的锁存级通过正指数建立以对放大的电压信号进行电压信号比较处理的过程，以生成相应的信号并输出，其中，动态预放大级的输出端与锁存级的输入端相连接。

优选的，噪声调整阵列为采用温度计码切换的开关电容阵列。

优选的，将以温度计码切换的开关电容阵列对应的电容连接至动态锁存比较器的动态预放大级的输出端以作为动态预放大级的负载。

优选的，将噪声调整阵列中对应的电容连接至动态锁存比较器的动态预放大级的输入端，以及

通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调 整电容与开关电容模数转换器的权电容的分压关系来减小动态锁存比较器的放电电流。

优选的，将噪声调整阵列连接至动态锁存比较器的预放大级的尾电流源，以及

通过控制噪声调整阵列中的开关的切断/接通的状态以减小动态锁存比较器的尾电流的大小。

优选的，动态锁存比较器的动态预放大级的尾电流采用数字可编程的形式。

本实用新型实施例提供的可反馈调整比较器噪声以提高转换速度的模数转换器，该模数转换器的开关电容数模转换器采用非二进制权重的电容阵列，以及通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度。

附图说明

图1是本实用新型实施例的可反馈调整比较器噪声以提高转换速度的模数转换器的结构示意图；

图2是一种典型的动态锁存比较器的电路示意图；

图3是本实用新型实施例的噪声调整阵列的另一种连接方式示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

对于传统二进制的逐次逼近模数转换器，如果在转换期间的某一步转换时，开关电容数模转换器在规定的时间内未能达到信号的建立要求，此时送入比较器的信号可能导致一个错误的比较结果，而且这个错误的结果是不可恢复的，最终得到一个错误的转换结果。

相对传统二进制的逐次逼近模数转换器而言，非二进制权重的逐次逼近模数转换器在高度应用方面有着显著的优势，其原因在于：非二进制权重的逐次逼近模数转换器对开关电容数模转换器的建立有一定的冗余误差。实际应用中，可以根据需求对每一步的建立过程实现不同大小的冗余误差，通常这个冗余误差范围从最高位到最低位单调降低，此时开关电容数模转换器实际的输出电压信号可表示为：

V_DAC＝V_DAC,ideal+ΔV_error，其中，V_DAC表示实际开关电容数模转换器的输出电压值，V_DAC,ideal表示理想开关电容数模转换器的输出电压值，ΔV_error表示开关电容数模转换器建立的冗余误差电压值。

在高速应用中，逐次逼近模数转换器中通常采用动态锁存比较器以满足速度的要求，因此还可以通过提高动态锁存比较器的速度来提高逐次逼近模数转换器的转换速度，然而动态锁存比较器在速度跟噪声方面存在着难以平衡的问题。

如图1所示，为本实用新型实施例的用于提高转换速度的模数转换器的结构示意图。图1中图示为：101、开关电容数模转换器，102、动态锁存比较器，103、比较器输出判断电路，104、异步时钟产生电路，105、逐次逼近逻辑，106、噪声调整信号发生器，107、噪声调整阵列，108、数字输出编码电路。

开关电容数模转换器中的电容阵列采用的是非二进制权重编码，开关电容模数转换器接收待转换的模拟差分输入电压信号VINP和VIIN，完成差分输入信号的采样操作以及输出相应的比较信号VP和VN，开关电容数模转换器的输出端与动态锁存比较器的动态预放大级的输入端相连接。在逐次逼近模数转换器的转换期间，根据控制信号产生不同的输出信号，相应的输出信号输出至动态预放大级。

开关电容数模转换器中的采用非二进制权重的电容阵列，非二进制权重要求模数转换器的N bit位数需要用M bit位数实现，且M>N，开关电 容数模转换器的总电容数为其中，每一位的电容值小于前面所有电容值之和，

动态锁存比较器由动态预放大级和锁存级构成，动态预放大级用来实现对输入端电压信号的放大作用，锁存级对放大后的信号进行正指数的建立过程以快速完成比较过程。具体的连接方式为：动态预放大级的输入端连接开关电容数模转换器的输出端，动态预放大级的输出端OP和ON与锁存级的输入端相接，动态预放大级的输出端与锁存级的输入端相接，锁存级的输出端连接比较器输出判断电路的两个输入端。

比较器输出判断电路根据动态锁存比较器的输出结果Q和Q_B产生相应的Valid信号。比较器输出判断电路的输出端分别与逐次逼近逻辑的输入端、异步时钟产生电路的输入端相连接。

逐次逼近逻辑的输入端与比较器输出判断电路的输出端相接，逐次逼近逻辑根据Valid信号产生相应的开关电容数模转换器的控制信号、异步时钟产生电路的控制信号、噪声调整发生器的控制信号以及数字输出编码电路的输入信号。

异步时钟产生电路产生动态锁存比较器的异步时钟控制信号Latch。异步时钟产生电路的输入端分别与比较器输出判断电路的输出端、逐次逼近逻辑的输出端相连接。

在噪声调整信号发生器的输入端与逐次逼近逻辑的输出端相连接以产生控制噪声调整阵列的控制信号。

噪声调整阵列包括：由M个单位小电容C和开关S₁-S_M(M为非二进制逐次逼近模数转换器实际转换的步数)组成的电容阵列，其中电容的一端接地，电容的另一端与对应的开关相接。开关的另一端有多种连接方式，其中一种连接方式是接到动态预放大级的输出端OP端或ON端，另外一种连接方式是连接动态预放大级的输入端VP端或VN端，在以上两种情 况下，开关的切断或接通的状态均由逐次逼近逻辑来控制。

噪声调整阵列有多种实现和连接方式。其中一种实现方式是采用温度计码切换的开关电容阵列，一种连接方式是将温度计码电容阵列中的开关连接至动态预放大级的输出端OP和ON，作为动态预放大级的负载。另一种可实现的连接方式是将温度计码电容阵列中的开关连接至动态预放大级的输入端VP和VN，利用噪声调整阵列的温度计码电容和开关电容数模转换器权电容的分压关系来改变动态预放大级的输入共模电压，以实现调整比较器噪声和比较速度的目的。

噪声调整阵列还可用其它的电路形式来代替以实现噪声可变的目的，其中一种可实现的具体电路形式是，将动态预放大级的尾电流开关做成X bit数字可编程的形式，通过改变动态预放大级的尾电流的大小以实现调整模数转换器相应的比较器噪声和比较速度的目的。

在数字输出编码电路的输入端接逐次逼近逻辑产生的M bit非二进制数字码，以及将M bit非二进制数字码转换为相应的N bit的二进制编码并输出。

需要说明的是，如附图1所示的结构中，噪声调整阵列中的电容为动态锁存比较器的动态预放大级的负载，通过噪声调整发生器控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度。从附图1可以看出，噪声调整阵列中的电容位于动态锁存比较器的动态预放大级与动态锁存比较器的锁存级之间，以及噪声调整阵列的数量可以是一个或者多个，以及噪声调整阵列相对于动态锁存比较器的动态预放大级的排布方式可以是对称的，也可以是布置在动态预放大级的单侧。

本实用新型实施例提供的可反馈调整比较器噪声以提高转换速度的模数转换器，通过开关电容数模转换器采用非二进制权重的电容阵列，以及通过 控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度。

如图2所示，为典型的动态锁存比较器的电路示意图，动态锁存比较器的速度动态锁存比较器的等效输入噪声V_n的关系如下所示：

$T=T_{pre\_amp}+T_{latch},T_{pre\_amp}\∝K1\·\frac{C_1}{I_{SS}}+K2\·\frac{C_1}{I_{diss}},T_{latch}\∝\frac{C_L}{g_{mL,eff}}$

$V_n\∝{\left(\sqrt{C_1\left(\frac{g_{m1}}{K1\·\frac{C1}{ISS}+K2\·\frac{C1}{Idiss}}\right)}\right)}^{-1}$

其中，T表示有效时间，C₁为动态预放大级的电容负载，g_m1为晶体管M1的跨导，I_SS为动态预放大级的尾电流，I_diss为动态预放大级的放电电流，K1表示I_SS的比重因子，K2表示I_diss的比重因子，C_L为锁存级的电容负载，g_mL，eff表示锁存级的有效跨导。

从以上关系式可以看出，预放大级的电容负载C₁越小，等效输入噪声V_n也越大，动态锁存比较器的比较速度越快；预放大级尾电流I_SS越大，等效输入噪声V_n也越大，动态锁存比较器的比较速度越快；预放大级输入共模电平越高，放电电流I_diss越大，等效输入噪声V_n也越大，动态锁存比较器的比较速度越快。

结合附图1，具体实现方式由噪声调整信号发生器接收逐次逼近逻辑的输出信号以产生噪声调整控制信号，通过相应的噪声调整控制信号依次打开噪声调整阵列中的开关S₁-S_M，逐次增加接入预放大级输出端的负载电容。

根据可知，动态锁存比较器的预放大级的负载电容越大，动态锁存比较器的噪声就越小，动态锁存比较器的比较速度越慢， 因此在逐次逼近模数转换器的转换期间，从最高位到最低位，逐次增加接入预放大级输出端的负载电容，从而使得动态锁存比较器的噪声逐渐减小，以及动态锁存比较器的比较速度逐渐减慢，进而最终达到提高逐次逼近型模数转换器的整体转换速度的目的。

结合附图1，利用非二进制权重的特点，采用反馈控制来实现调整噪声的具体过程如下所述：

本实用新型对开关电容数模转换器采用非二进制权重的电容阵列的原理如下：

逐次逼近模数转换器采用传统设计时，动态锁存比较器的噪声是按最高要求来设计的，这增加了动态锁存比较器的功耗，与此同时也降低了动态锁存比较器的比较速度，增加了逐次逼近模数转换器的整体转换时间，降低了模数转换器的转换速度。

而采用非二进制权重逐次逼近模数转换器，对开关电容数模转换器的建立有一定的冗余误差，可以根据需求对每一步的建立过程实现不同大小的冗余误差，冗余误差范围可以从最高位到最低位单调降低，这就可以要求动态锁存比较器的噪声作为建立误差的一部分，其大小可以从大到小逐渐递减，从而使得动态锁存比较器的比较速度可以逐渐由快到慢降低，进而节省了动态锁存比较器整体转换时间，有效提高了逐次逼近模数转换器整体转换速度，则此时的开关电容数模转换器实际的输出电压信号可表示为：

V_DAC＝V_DAC,ideal+ΔV_error＝V_DAC,ideal+V_n，comp+V_{error,setting}+V_error,others，其中，V_DAC表示实际开关电容数模转换器的输出电压值，V_DAC,ideal表示理想开关电容数模转换器的输出电压值，ΔV_error表示开关电容数模转换器建立的冗余误差电压值，包含动态锁存比较器等效输入噪声V_n，comp、实际瞬态建立误差V_{error,setting}以及其他误差源V_error,others。

结合附图1，在本实用新型实施例所提供的用于提高转换速度的模数转换器中，动态锁存比较器、比较器输出判断电路、逐次逼近逻辑、异步 时钟产生电路、噪声调整信号发生器、噪声调整阵列构成了反馈调整比较器的噪声环路。

开关电容数模转换器对输入信号进行采样处理，其中，开关电容数模转换器为采用非二进制权重的电容阵列；

噪声调整信号发生器产生控制噪声调整阵列的控制信号；

动态锁存比较器包括动态预放大级和锁存级，噪声调整阵列包括开关和电容，噪声调整阵列中的电容为动态锁存比较器的动态预放大级的负载，通过噪声调整信号发生器控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度，其中，异步时钟产生电路产生动态锁存比较器的异步时钟控制信号。

作为本实用新型的实施例，噪声调整阵列中的电容的一端接地，电容的另一端与相应的开关相连接，相应的开关的另一端与动态锁存比较器的动态预放大级的输出端相连接。

作为本实用新型的实施例，模数转换器还包括数字输出编码电路，数字输出编码电路将逐次逼近逻辑所产生的非二进制数字码转换成相应的二进制编码并输出。

作为本实用新型的实施例，动态锁存比较器的动态预放大级实现对输入电压信号进行预放大处理的过程，以生成放大的电压信号并输出；

动态锁存比较器的锁存级通过正指数建立以对放大的电压信号进行电压信号比较处理的过程，以生成相应的信号并输出，其中，动态预放大级的输出端与锁存级的输入端相连接。

作为本实用新型的实施例，噪声调整阵列为采用温度计码切换的开关电容阵列。

作为本实用新型的实施例，将以温度计码切换的开关电容阵列对应的电容连接至动态锁存比较器的动态预放大级的输出端以作为动态预放大级的负 载。

作为本实用新型的实施例，将噪声调整阵列中对应的电容连接至动态锁存比较器的动态预放大级的输入端，以及通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调整电容与开关电容模数转换器的权电容的分压关系来减小动态锁存比较器的放电电流。

根据可知，预放大级输入共模电平越低，放电电流I_diss越小，等效输入噪声V_n也越小，动态锁存比较器的比较速度越慢。因此，通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调整电容与开关电容模数转换器的权电容的分压关系来减小动态锁存比较器的放电电流。这样，根据可知，预放大级输入共模电平越低，放电电流I_diss越小，动态锁存比较器的噪声就越小，动态锁存比较器的比较速度越慢，因此在逐次逼近模数转换器的转换期间，从最高位到最低位，将噪声调整阵列中对应的电容连接至动态锁存比较器的动态预放大级的输入端，以及通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调整电容与开关电容模数转换器的权电容的分压关系来逐次减小动态锁存比较器的放电电流I_diss，从而使得动态锁存比较器的噪声逐渐减小，以及动态锁存比较器的比较速度逐渐减慢，进而最终达到提高逐次逼近型模数转换器的整体转换速度的目的。

作为本实用新型的实施例，将噪声调整阵列连接至动态锁存比较器的动态预放大级的尾电流源，以及通过控制噪声调整阵列中的开关的切断/接通的状态以减小动态锁存比较器的尾电流的大小。

根据可知，预放大级尾电流I_SS越小，等效输入噪 声V_n也越小，动态锁存比较器的比较速度越慢。因此，将噪声调整阵列连接至动态锁存比较器的动态预放大级的尾电流源，以及通过控制噪声调整阵列的开关的切断/接通的状态以减小动态锁存比较器的尾电流的大小。这样，根据可知，预放大级尾电流I_SS越小，动态锁存比较器的噪声就越小，动态锁存比较器的比较速度越慢，因此在逐次逼近模数转换器的转换期间，从最高位到最低位，将噪声调整阵列连接至动态锁存比较器的动态预放大级的尾电流源，以及通过控制噪声调整阵列中的开关的切断/接通的状态以逐次减小预放大级尾电流I_SS，从而使得动态锁存比较器的噪声逐渐减小，以及动态锁存比较器的比较速度逐渐减慢，进而最终达到提高逐次逼近型模数转换器的整体转换速度的目的。

作为本实用新型的实施例，动态锁存比较器的动态预放大级的尾电流采用数字可编程的形式。

本实用新型实施例提供的用于提高转换速度的模数转换器，通过开关电容数模转换器采用非二进制权重的电容阵列，以及通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态来增大动态锁存比较器的动态预放大级的电容负载以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度。

如图3所示，为本实用新型实施例的噪声调整阵列的另一种连接方式示意图。在噪声调整阵列中，相应的开关的另外一种连接方式是，噪声调整阵列的开关连接动态锁存比较器的动态预放大级的输入端VP或输入端VN，并且，开关的状态仍由噪声调整信号发生器来控制。

相对于附图3所示的结构，与附图1所示的结构有所区别，区别在于，在附图3所示的结构中，噪声调整阵列位于开关电容数模转换器与动态锁存比较器的动态预放大级之间，噪声调整阵列中的电容为开关电容数模转换器的负载，通过噪声调整信号发生器控制噪声调整阵列中的电容所对应的开 关的切断/接通的状态以调整电容与开关电容数模转换器的权电容的分压关系来减小动态锁存比较器的放电电流以降低模数转换器的噪声以及减慢动态锁存比较器的比较速度以提高模数转换器的转换速度。

从附图3可以看出，噪声调整阵列中的电容位于开关电容数模转换器与动态锁存比较器的动态预放大级之间，以及噪声调整阵列的数量可以是一个或者多个，以及噪声调整阵列相对于动态锁存比较器的动态预放大级的排布方式可以是对称的，也可以是布置在动态预放大级的单侧。

具体而言，这种基于反馈控制的噪声可变电路的具体实现过程如下所述：

首先，仍然由动态锁存比较器、比较器输出判断电路、逐次逼近逻辑、异步时钟产生电路、噪声调整信号发生器、噪声调整阵列构成了反馈调整比较器的噪声环路。

然后，在逐次逼近型模数转换器的转换期间，通过噪声调整阵列的温度计码电容以及开关电容数模转换器的权电容对动态锁存比较器的共模电压进行分压，从而改变动态预放大级的输入管M1的过驱动电压V_ov1，在电流一定的情况下，以及I_SS＝2I₁，有则从上式可以看出，在动态预放大级的电容负载和电流一定的情况下，比较器的等效输入噪声与输入管M1的过驱动电压V_OV1成正比。因此随着从最高位到最低位的转换过程中，通过控制接入动态预放大级输入端VP和VN的电容个数来控制模数转换器的整体转换速度。

根据可知，预放大级输入共模电平越低，放电电流I_diss越小，等效输入噪声V_n也越小，动态锁存比较器的比较速度越慢。因此，通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调整电容与开关电容模数转换器的权电容的分压关系来减小动态锁存比较器的放电电 流。这样，根据可知，预放大级输入共模电平越低，放电电流I_diss越小，动态锁存比较器的噪声就越小，动态锁存比较器的比较速度越慢，因此在逐次逼近模数转换器的转换期间，从最高位到最低位，将噪声调整阵列中对应的电容连接至动态锁存比较器的动态预放大级的输入端，以及通过控制噪声调整阵列中的电容所对应的开关的切断/接通的状态以调整电容与开关电容模数转换器的权电容的分压关系来逐次减小动态锁存比较器的放电电流I_diss，从而使得动态锁存比较器的噪声逐渐减小，以及动态锁存比较器的比较速度逐渐减慢，进而最终达到提高逐次逼近型模数转换器的整体转换速度的目的。

具体而言，当接入动态预放大级输入端VP和VN的电容个数逐次增加，动态预放大级的输入共模电平逐次降低，相应的过驱动电压V_OV1也随之逐渐减小，因而使得比较器的噪声从最高位到最低位呈一个渐减的趋势，从而使得比较器的比较速度可以逐渐由快到慢逐渐减慢，进而节省了比较器整体转换时间，有效提高了模数转换器的整体转换速度。

在实际应用中，用于提高转换速度的模数转换器还可以用于制造包括上述模数转换器的设备，具体细节参照模数转换器相应的描述，在此不再赘述。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。