本实用新型涉及信号处理技术领域，具体的说，是一种采用前后地隔离设置的定时器电路。
背景技术：
信号处理(signal processing) 是对各种类型的电信号，按各种预期的目的及要求进行加工过程的统称。对模拟信号的处理称为模拟信号处理，对数字信号的处理称为数字信号处理。所谓"信号处理"，就是要把记录在某种媒体上的信号进行处理，以便抽取出有用信息的过程，它是对信号进行提取、变换、分析、综合等处理过程的统称。
人们为了利用信号，就要对它进行处理。例如，电信号弱小时，需要对它进行放大；混有噪声时，需要对它进行滤波；当频率不适应于传输时，需要进行调制以及解调；信号遇到失真畸变时，需要对它均衡；当信号类型很多时，需要进行识别等等。
与信号有关的理化或数学过程有：信号的发生、信号的传送、信号的接收、信号的分析（即了解某种信号的特征）、信号的处理（即把某一个信号变为与其相关的另一个信号，例如滤除噪声或干扰，把信号变换成容易分析与识别的形式）、信号的存储、信号的检测与控制等。也可以把这些与信号有关的过程统称为信号处理。
在事件变化过程中抽取特征信号，经去干扰、分析、综合、变换和运算等处理，从而得到反映事件变化本质或处理者感兴趣的的信息的过程。分模拟信号处理和数字信号处理。
信号处理最基本的内容有变换、滤波、调制、解调、检测以及谱分析和估计等。变换诸如类型的傅里叶变换、正弦变换、余弦变换、沃尔什变换等；滤波包括髙通滤波、低通滤波、带通滤波、维纳滤波、卡尔曼滤波、线性滤波、非线性滤波以及自适应滤波等；谱分析方面包括确知信号的分析和随机信号的分析，通常研究最普遍的是随机信号的分析，也称统计信号分析或估计，它通常又分线性谱估计与非线性谱估计；谱估计有周期图估计、最大熵谱估计等；随着信号类型的复杂化，在要求分析的信号不能满足高斯分布、非最小相位等条件时，又有髙阶谱分析的方法。高阶谱分析可以提供信号的相位信息、非高斯类信息以及非线性信息；自适应滤波与均衡也是应用研究的一大领域。自适应滤波包括横向LMS自适应滤波、格型自适应滤波，自适应对消滤波，以及自适应均衡等。此外，对于阵列信号还有阵列信号处理等等。
信号处理是电信的基础理论与技术。它的数学理论有方程论、函数论、数论、随机过程论、最小二乘方法以及最优化理论等，它的技术支柱是电路分析、合成以及电子计算机技术。信号处理与当代模式识别、人工智能、神经网计算以及多媒体信息处理等有着密切的关系，它把基础理论与工程应用紧密联系起来。因此信号处理是一门既有复杂数理分析背景，又有广阔实用工程前景的学科。
555定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极型（TTL）工艺制作的称为555，用 互补金属氧化物（CMOS ）工艺制作的称为7555，除单定时器外，还有对应的双定时器 556/7556。555定时器的电源电压范围宽，可在4.5V~16V工作，7555可在3~18V工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS或者模拟电路电平兼容。
现有技术在进行定时电路设计时，往往将输入电路和输出电路的接地端公用，从而造成定时不稳定，定时准确性差的情况发生，使得应用到该类定时电路的结构电路工作性能明显的降低。
技术实现要素：
本实用新型的目的在于提供一种采用前后地隔离设置的定时器电路，将触发端（输入）的地与输出端的地分隔，避免前后端共用地时，影响定时效果，能够在现有定时效果的基础上就定时准确性效果提升百分之二十以上，极大的解决现有技术定时偏差严重的情况。
本实用新型通过下述技术方案实现：一种采用前后地隔离设置的定时器电路，设置有输入电路、定时器芯片U1及输出电路，所述输入电路连接在定时器芯片U1上，且输出电路亦连接在定时器芯片U1上，所述输入电路的接地端与输出电路的接地端不相连，且定时器芯片U1的接地脚连接在输入电路的接地端上。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述输入电路内设置有触发接入端Ui、电阻器R1、二极管D1、电阻器R3、电阻器R2、电容器C2，电阻器R1与二极管D1、电阻器R3相互并联且并联在定时器芯片U1的2脚和4脚之间，所述电阻R2连接在定时器芯片U1的2脚和输入电路的接地端之间，所述电容器C2连接在定时器芯片U1的5脚和输入电路的接地端之间。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述定时器芯片U1的2脚上还设置有电容器C1，电容器C1的第一端连接在触发输入端Ui的一个连接端上，且电容器C1的第二端连接在定时器芯片U1的2脚上；电容器C1连接在电阻器R1和二极管D1与定时器芯片U1的2脚相连接的并接端之间。
进一步的为更好的实现本实用新型，特别采用下述设置结构：所述触发输入端Ui的一个输入端与定时器芯片U1的2脚相连接，触发输入端Ui的另一个输入端与输入电路的接地端相连接。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述输出电路上设置有电位器W1、电阻器R4及电容器C3，所述电位器W1通过电阻器R4连接在定时器芯片U1的6脚上，所述定时器芯片U1的6脚与7脚连接且通过电容器C3与输出电路的接地端相连接。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述定时器芯片U1的3脚和输出电路的接地端之间还设置有输出端Uo。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述定时器芯片U1上还设置有电容器C4，所述电容器C4的一端与定时器芯片U1的4脚相连接，且电容器C4的另一端与输入电路的接地端相连接。
进一步的为更好的实现本实用新型，特别采用下述设置结构：在所述定时器芯片U1上还连接有电源VCC，且电源VCC分别与定时器芯片U1的8脚和电位器W1的第一端相连接，电位器W1的第二端与电阻器R4相连接。
进一步的为更好的实现本实用新型，特别采用下述设置结构：所述定时器芯片U1的4脚和8脚互连。
进一步的为更好的实现本实用新型，特别采用下述设置结构：所述定时器芯片U1采用NE555定时器。
本实用新型与现有技术相比，具有以下优点及有益效果：
本实用新型将触发端（输入）的地与输出端的地分隔，避免前后端共用地时，影响定时效果，能够在现有定时效果的基础上就定时准确性效果提升百分之二十以上，极大的解决现有技术定时偏差严重的情况。
本实用新型采用NE555作为定时器芯片，其简单的电路构造，低廉的成本，使得整个定时电路兼具准确性和低成本的特性。
附图说明
图1为本实用新型的电路原理图。
具体实施方式
下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例1：
一种采用前后地隔离设置的定时器电路，将触发端（输入）的地与输出端的地分隔，避免前后端共用地时，影响定时效果，能够在现有定时效果的基础上就定时准确性效果提升百分之二十以上，极大的解决现有技术定时偏差严重的情况，如图1所示，特别设置成下述结构：设置有输入电路、定时器芯片U1及输出电路，所述输入电路连接在定时器芯片U1上，且输出电路亦连接在定时器芯片U1上，所述输入电路的接地端（GND1）与输出电路的接地端（GND2）不相连，且定时器芯片U1的接地脚连接在输入电路的接地端上。
实施例2：
本实施例是在上述实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述输入电路内设置有触发接入端Ui、电阻器R1、二极管D1、电阻器R3、电阻器R2、电容器C2，电阻器R1与二极管D1、电阻器R3相互并联且并联在定时器芯片U1的2脚和4脚之间，所述电阻R2连接在定时器芯片U1的2脚和输入电路的接地端之间，所述电容器C2连接在定时器芯片U1的5脚和输入电路的接地端之间，将二极管D1的正极连接在定时器芯片U1的2脚上，二极管D1的负极连接在定时器芯片U1的4脚上。
实施例3：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述定时器芯片U1的2脚上还设置有电容器C1，电容器C1的第一端连接在触发输入端Ui的一个连接端上，且电容器C1的第二端连接在定时器芯片U1的2脚上；电容器C1连接在电阻器R1和二极管D1与定时器芯片U1的2脚相连接的并接端之间。
实施例4：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：所述触发输入端Ui的一个输入端与定时器芯片U1的2脚相连接，触发输入端Ui的另一个输入端与输入电路的接地端相连接。
实施例5：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述输出电路上设置有电位器W1、电阻器R4及电容器C3，所述电位器W1通过电阻器R4连接在定时器芯片U1的6脚上，所述定时器芯片U1的6脚与7脚连接且通过电容器C3与输出电路的接地端相连接；定时器芯片U1的2脚的电压低于电源（VCC）电压1/3，触发器就被触发。定时时间由电容器C3和电阻器R4和电位器W1决定，即T=C3 (R4+Wl)。电容器C3优选选用漏电流小的电解电容，电位器W1优选选用阻值为1M或更高阻值的电位器，并可根据实际需要进行阻值调节从而得到所需的定时时间。
实施例6：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述定时器芯片U1的3脚和输出电路的接地端之间还设置有输出端Uo。
实施例7：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述定时器芯片U1上还设置有电容器C4，所述电容器C4的一端与定时器芯片U1的4脚相连接，且电容器C4的另一端与输入电路的接地端相连接，优选的电容器C4采用电解电容，且电容器C4的正极端连接在定时器芯片U1的4脚和8脚上。
实施例8：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：在所述定时器芯片U1上还连接有电源VCC，且电源VCC分别与定时器芯片U1的8脚和电位器W1的第一端相连接，电位器W1的第二端与电阻器R4相连接，优选的电源VCC采用+5~15v。
实施例9：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，特别采用下述设置结构：所述定时器芯片U1的4脚和8脚互连。
实施例10：
本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好的实现本实用新型，如图1所示，特别采用下述设置结构：所述定时器芯片U1采用NE555定时器。
NE555定时器的各个引脚功能如下：
1脚：外接电源负端VSS或接地，一般情况下接地。
2脚：低触发端TR。
3脚：输出端Vo。
4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：高触发端TH。
7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。
以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。