一种具有低功耗超宽带宽的高速信号电平转换电路的制作方法

本实用新型涉及集成电路技术领域，具体涉及一种具有低功耗超宽带宽的高速信号电平转换电路。

背景技术：

高速信号电平转换器是将高速信号从某个共模电压转换为另外一个共模电压，以满足信号接收端的共模电压需求，特别是在高速信号接口中，当发送端发送的高速差分信号共模电平超出了接收端的共模电压输入范围时，就需要高速信号电平转换电路将其发送的信号共模电平转变为接收端的共模电平范围。

现有的高速信号电平转换电路中，最常见的即为无源RC高通滤波器，如图1所示，它可以有效传输高速差分输入信号到输出端，并且使得输出端的共模电平为任何一个VREF值，不会受输入端的共模电平干扰。但是，一旦输入的低频信号的截至频率受到了图中的电阻R和电容C值的大小限制，输入信号的带宽远小于RC截至频率，那么输入信号会被此高通滤波器滤掉，输出电压仅维持在VREF值上，所以此电路仅能传输比它的截至频率高的高频信号，而不能传输低频信号，并且此电路的最大限制是输出端没有任何驱动能力，如果负载需要一定的电流，那么此电路输出共模电压将会受到巨大影响。

除此之外，现有的高速信号电平转换电路中，最常用的有源电平转换电路如图2和图3所示，其输出带宽都受其输出阻抗和负载电容的影响，要提高此电路的带宽，必须降低图2中的电阻值，从而增加功耗，对于图3中电路，需要增大电流源电流，来降低电流源的导通电阻来增加带宽，所付出的代价都是牺牲了功耗，在上GHZ频段要求下，该电路需要几毫安甚至几十毫安电流。

名称解释：

NMOS(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)；

PMOS(positive channel Metal Oxide Semiconductor，P型金属氧化物半导体，是指n型衬底、p沟道，靠空穴的流动运送电流的MOS管

DIODE：二极管；

BJT(Bipolar Junction Transistor—BJT，双极结型晶体管)；

NPN：N型双极性晶体管；

PNP：P型双极性晶体管。

技术实现要素：

本实用新型的目的在于克服现有技术的缺点，提出一种具有低功耗超宽带宽的高速信号电平转换电路，它可以实现高速信号电平从一个较低/较高的共模电压电平转换为一个较高/较低的共模电平电路，并且此电路具有一定电流驱动能力。

本实用新型通过如下技术方案实现：一种具有低功耗超宽带宽的高速信号电平转换电路，其特征在于，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一电容、第二电容、第三电容、第四电容、第五电容、第一电阻、第二电阻、第三电阻、第四电阻和偏置电流；

所述第一MOS管的漏极接地，所述第一MOS管的源极通过第一电阻接入第五MOS管的漏极，所述第一MOS管的栅极分别通过第一电容接入第五MOS管的漏极和通过第四电容接入第六MOS管的栅极；同理，第二MOS管漏极接地，第二MOS管的源极通过第二电阻和第二电容接入第六MOS管的漏极，第二MOS管的栅极通过第三电容接入第五MOS管的栅极；

所述第五MOS管的栅极分别通过第四电阻和第三电阻接入第六MOS管的栅极，第三电阻和第四电阻共用端VBIAS1为偏置电压，第七MOS管为电流镜管，通过第三和第四MOS管分别提供电流给第五和第六MOS管，第七MOS管的栅极与漏极相连，第五和第六MOS管的源极通过第四电容连接到一起；所述第七MOS管的漏极通过偏置电流接地；

所述第五MOS管和第六MOS管用于KICKER电路偏置，与第二电阻、第三电阻、第二电容、第三电容和第四电容形成KICKER核心电路，所述第一MOS管、第二MOS管、第一电阻和第二电阻形成电平转换电路，所述第二电容与第一电容形成前馈电容电路，所述第三电容和第四电阻，第三电阻和第四电容与第五MOS管的栅极和第六MOS管的栅极之间形成一个高通电路。

优选地，所述第七MOS管的漏极通过偏置电流接地，所述第七MOS管的栅极、第三MOS管的栅极和第四MOS管的栅极之间依次相连，所述第七MOS管的源极、第三MOS管的源极和第四MOS管的源极之间依次相连并接入电源，所述第三MOS管的漏极还通过第四电容接入第四MOS管的漏极。

优选地，所述第一电阻和第二电阻可同时置换为NMOS、PMOS、DIODE、PNP或NPN以达到电平转换的目的。

优选地，所述第二MOS管,第三MOS管和第四MOS管可同时置换为2个级联或PNP形成电流镜，而对于输入对管，第一MOS管和第二MOS管可以换成PNP管以提高其工艺精度。

优选地，替换后具体包括第一三极管和第二三极管，所述第一三极管的发射极通过第四电阻接入第五MOS管的漏极，所述第一三极管的基极分别接入第二电容的一端和第五电容的一端，所述第一三极管的集电极接地。

优选地，所述第二三极管的发射极通过第一电阻接入第六MOS管的漏极，所述第二三极管的集电极接地，所述第二三极管的基极分别通过第三电容接入第五MOS管的栅极和通过第一电容接入第六MOS管的漏极。

本实用新型还提供了另一技术方案，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一电阻、第二电阻和偏置电流；

所述第一MOS管的漏极接地，所述第一MOS管的源极通过第一电阻接入第五MOS管的漏极；同理，第二MOS管漏极接地，第二MOS管的源极通过第二电阻接入第六MOS管的漏极；所述第五MOS管的栅极接入第六MOS管的栅极，第五MOS管的栅极和第六MOS管的栅极共用端VBIAS1为偏置电压，第七MOS管为电流镜管，通过第三和第四MOS管分别提供电流给第五和第六MOS管，第七MOS管的栅极接入第三和第四MOS管的栅极，第三MOS管漏极与第五MOS管的源极相连，第四MOS管漏极与第六MOS管的源极相连，所述第七MOS管的漏极通过偏置电流接地。

本实用新型还提供了另一技术方案，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一电容、第二电容、第一电阻、第二电阻和偏置电流；

所述第一MOS管的漏极接地，所述第一MOS管的源极通过第一电阻接入第五MOS管的漏极，所述第一MOS管的栅极接入输入差分信号正端；同理，第二MOS管漏极接地，第二MOS管的源极通过第二电阻第六MOS管的漏极，第二MOS管的栅极接入输入差分信号负端，所述第一电容的两端分别接入第一MOS管的栅极和第五MOS管的漏极，所述第二电容的两端分别接入第二MOS管的栅极和第六MOS管的漏极；

所述第五MOS管的栅极接入第六MOS管的栅极，第五MOS管的栅极和第六MOS管的栅极共用端VBIAS1为偏置电压，第七MOS管为电流镜管，通过第三和第四MOS管分别提供电流给第五和第六MOS管，第七MOS管的栅极接入第三和第四MOS管的栅极，第三MOS管漏极与第五MOS管的源极相连，第四MOS管漏极与第六MOS管的源极相连，所述第七MOS管的漏极通过偏置电流接地。

本实用新型还提供了另一技术方案，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第三电容、第四电容、第五电容、第一电阻、第二电阻、第三电阻、第四电阻和偏置电流；

所述第一MOS管的漏极接地，所述第一MOS管的源极通过第一电阻接入第五MOS管的漏极，所述第一MOS管的栅极通过第四电容接入第六MOS管的栅极；同理，第二MOS管漏极接地，第二MOS管的源极通过第二电阻接入第六MOS管的漏极，第二MOS管的栅极通过第三电容接入第五MOS管的栅极；

所述第五MOS管的栅极分别通过第四电阻和第三电阻接入第六MOS管的栅极，第三电阻和第四电阻共用端VBIAS1为偏置电压，第七MOS管为电流镜管，通过第三和第四MOS管分别提供电流给第五和第六MOS管，第七MOS管的栅极接入第三和第四MOS管的栅极，第五和第六MOS管的源极通过第五电容相接；第三MOS管漏极与第五MOS管源极相连，第四MOS管漏极与第六MOS管源极相连，所述第七MOS管的栅极和漏极相连，且第七MOS管的漏极通过偏置电流接地。

本实用新型还提供了另一技术方案，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第三电容、第四电容、第五电容、第一电阻、第二电阻、第三电阻、第四电阻和偏置电流；

所述第一MOS管的漏极和第二MOS管的漏极均连接电源电压，所述第一MOS管的栅极通过第一电容接入第五MOS管的漏极，所述第一MOS管的源极通过第一电阻接入第五MOS管的漏极，所述第一MOS管的栅极通过第四电容接入第六MOS管的栅极，所述第二MOS管的栅极分别通过第二电容接入第六MOS管的漏极和通过第三电容接入第五MOS管的栅极；

所述第二MOS管的源极通过第二电阻接入第六MOS管的漏极，所述第五MOS管的栅极通过第四电阻和第三电阻接入第六MOS管的栅极，所述第三电阻和第四电阻共用端VBIAS1为偏置电压，所述第五MOS管的源极接入第三MOS管的漏极，所述第六MOS管的源极接入第四MOS管的漏极，所述第五MOS管的源极与第六MOS管的源极之间通过第四电容连接；

所述第七MOS管的栅极分别接入第三MOS管和第四MOS管的栅极，所述第七MOS管的漏极与第七MOS管的栅极相连，并通过偏置电流接入电源，所述第三MOS管的源极、第四MOS管的源极和第七MOS管的源极均接地。

与现有技术相比，本实用新型具有如下有益效果：一种带前馈电容和正向激励电路的高速信号电平转换器，并且此电路具有一定电流驱动能力，它可以实现高速信号电平从一个较低/较高的共模电压电平转换为一个较高/较低的共模电平电路，它利用了电容的在高频下的低阻抗特性，可以将高速信号直接传输到发送端，提供一个有效的直流共模电压，并且能在低功耗的前提下提供超宽带宽的高速信号，所述低功耗仅为600uA左右，所述超宽带宽可达50GHZ甚至100GHZ。另外，此电路提供了电流驱动能力，可以有效驱动一个电流负载，特别是在驱动BCD工艺中的BJT输入端时，需要一定的基极电流的情况。

附图说明

图1为差分RC高通滤波器；

图2为有源信号电平转换电路(电阻为负载)；

图3为有源信号电平转换电路(电流为负载)；

图4为实施例1的整体电路结构图；

图5为实施例2的整体电路结构图；

图6为实施例3的整体电路结构图；

图7为实施例4普通有源电平转换电路(CMOS源跟随器)；

图8为普通电平转换电路的交流增益曲线图；

图9为实施例5带前馈电容的电平转换电路；

图10为带前馈电容的电平转换电路输出交流增益曲线图；

图11为实施例6带前馈激励(KICKER)的电平转换电路；

图12为带前馈激励(KICKER)电平转换电路的增益曲线图；

图13为整体电路增益曲线图；

图14为实施例7高电平转换为低电平电路。

具体实施方式

以下结合附图对本实用新型内容做进一步说明。

结合图4至图14所示为本实用新型的整体电路结构图，下面举例说明:

实施例一：

如图4，电路组成：偏置电流I0；PMOS管第二MOS管P2,第三MOS管P3,第四MOS管P4组成的电流镜，给电路提供偏置电流，第三MOS管P3和第四MOS管P4流过的电流大小随输出VOP和VON电流负载的增大而增大；P5和P6PMOS管用于KICKER电路偏置,与电阻R2/R3,电容C2/C3,以及电容C4共同形成KICKER核心电路，此电路需要一个直流偏置电压VBIAS1以保证电路在直流工作状态的时候PMOS P5和P6工作在饱和区；PMOS管P1和P2用于形成普通源跟随器和电阻R1/R2一起形成一个电平转换电路，并将输入信号的共模电平提高到VCMIN+VGS+IR输出，其中I为流过电阻的电流,VGS为PMOS管P1和P2的栅源电压，VCMIN为输入共模电压其值为(VIP+VIN)/2；第一电容C1和第二电容C2形成前馈电容电路。

具体包括第一MOS管P1、第二MOS管P2、第三MOS管P3、第四MOS管P4、第五MOS管P5、第六MOS管P6、第七MOS管P7、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和偏置电流IO；所述第一MOS管P1的漏极接地，所述第一MOS管P1的源极通过第一电阻R1接入第五MOS管P5的漏极，所述第一MOS管P1的栅极分别通过第一电容C1接入第五MOS管P5的漏极和通过第四电容C4接入第六MOS管P6的栅极；同理，第二MOS管P2漏极接地，第二MOS管P2的源级通过第二电阻R2和第二电容C2接入第六MOS管P6的漏极，第二MOS管P2的栅极通过第三电容C3接入第五MOS管P5的栅极。

所述第五MOS管P5的栅极分别通过第四电阻R4和第三电阻R3接入第六MOS管P6的栅极，第三电阻R3和第四电阻R4共用端VBIAS1为偏置电压，第七MOS管P7为电流镜管，通过第三和第四MOS管分别提供电流给第五和第六MOS管，第三和第四MOS管的漏极分别接入第五和第六MOS管的源极，第五和第六MOS管的源极通过第四电容C4连接到一起；所述第七MOS管P7的漏极通过偏置电流接地；

所述第五MOS管P5和第六MOS管P6用于KICKER电路偏置，与第二电阻R2、第三电阻R3、第二电容C2、第三电容C3和第四电容C4形成KICKER核心电路，所述第一MOS管P1、第二MOS管P2、第一电阻R1和第二电阻R2形成电平转换电路，所述第二电容C2与第一电容C1形成前馈电容电路，所述第三电容C3和第四电阻R4，第三电阻R3和第四电容C4与第五MOS管P5的栅极和第六MOS管的栅极之间形成一个高通电路。

进一步的，所述第七MOS管P7的漏极通过偏置电流IO接地，所述第七MOS管P7的栅极、第三MOS管P3的栅极和第四MOS管P4的栅极之间依次相连，所述第七MOS管P7的源极、第三MOS管P3的源极和第四MOS管P4的源极之间依次相连，所述第三MOS管P3的漏极还通过第四电容C4接入第四MOS管P4的漏极。

实施例二：

图4电路中的第一电阻R1和第二电阻R2可同时置换为NMOS、PMOS、DIODE、PNP或NPN以达到电平转换的目的，如下图5箭头指示所示。

实施例三：

电流镜第三MOS管P3,第四MOS管P4和第五MOS管P5在电源比较高的情况下，可同时置换为2个级联或PNP形成电流镜，而对于输入对管，第一MOS管P1和第二MOS管P2可以换成PNP管以提高其工艺精度，如图6所示。且如果想得到更高的输出电平，可以选择其电阻，MOS管或DIODE或BJT管进行不同组合并以级联的方式输出。

实施例四：

首先，如果不考虑由电容第一电容C1,第二电容C2,第三电容C3,第四电容C4和第五电容C5，以及第二电阻R2和第三电阻R3，此电路结果如图7所示。此电路为一个普通电平转换电路，即CMOS源跟随器，其电路为低频电路结构，其输入到输出带宽如下图8所示。此电路设计总消耗电流为600uA，图8可以看出，其特性为一个低通特性，-3dB频率点大约在1Ghz附近。它不能传输5G甚至10G以上的信号。

实施例五：

其次，如果在电路上加上图4中的前馈第一电容C1和第二电容C2,其结构如图9所示。其相对应的交流增益曲线图如图10所示。图10中可以看出，此电路基本实现了超宽带宽增益的交流增益，但是，在中频段，由于图10中的普通电平转换电路通路的增益和图9中的前馈第一电容C1和第二电容C2通路的增益形成了2个通路，造成了中频段增益形成波浪状，其峰值和波谷差有83mdB，而且此电路引起了在100Ghz处的增益明显高于低频处增益。

实施例六：

如果此电路仅仅保留前馈激励(KICKER)部分的电容第二电容C2,第三电容C3,第四电容C4，以及第二电阻R2和第三电阻R3,其电路如图11所示；对于第二电容C2和第三电容C3，以及第二电阻R2和第三电阻R3，其第三电阻R3和第二电容C2,第二电阻R2和第三电容C3对于信号到第五MOS管P5和第六MOS管P6的栅极通路，其形成了一个高通特性。其作用在于，当信号从输入端输入时，假设此时来的是从0翻1的一个差分信号，那么，VIP上升沿到来时，VIN此时下降沿到来，此时第五MOS管P5的栅极电压受第二电容C2的AC电流影响，会有个瞬态下拉的过程，而第六MOS管P6的栅极电压受第三电容C3的影响，会有个瞬态上升的过程，第五MOS管P5由于栅极电压的降低，从而造成了第五MOS管P5的栅源电压的瞬态增加，由于第四电容C4的存在，形成一个高频低阻抗的电流通路，使得流过第五MOS管P5瞬态电流增大，而流过第六MOS管P6的瞬态电流降低，从而增加了此时电路的高频增益。

对此电路进行交流增益分析，可以看出其增益曲线如图12所示；从图12中可以看出，图11电路显著提高了图4中的电路的带宽。同时，由于快通路(KICKER)和慢通路(普通源跟随器)的存在，在电路中引入了零点，造成了增益比直流增益大的部分，调整KICKER部分电路的比例参数，可以有效调节增益的零极点位置，以补偿图10中的波浪增益部分，降低其波浪增益部分的变化。图13为整体电路的增益曲线图。

图13中可以看出，虽然增益还有波浪形状，但是其峰值比直流增益仅仅增大了10mdB，而波谷比直流增益，仅仅降低了-4.3mdB，整个增益的变化仅仅14.3mdB，仅会引入输入信号的0.165％变化，达到了在大多数应用中完全可以忽略的变化。而且在从直流到100G的范围内，整个增益都趋于平稳。且整个电路消耗电流仅仅600uA。

实施例七：

此电路为一个低共模电压往高共模电压变换的过程，也可以形成从高共模电压往低共模电压转换的过程。如图14所示。其原理与图4一样。其器件也可以用图4相应的替换方案替换。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。