本实用新型属于S模式二次雷达技术领域，特别涉及一种产生S模式二次雷达多路高稳定本振源的合成系统。
背景技术：
随着雷达技术的不断发展，对频率合成器的频率稳定度、频谱纯度、频率范围以及捷变频速度提出了更高要求。频率合成分为直接模拟频率合成、锁相频率合成和直接数字合成三种，锁相频率合成器主要由鉴相器、环路滤波器、压控振荡器、分频器等组成。
现有技术中的二次雷达多路高稳定本振源的合成系统通常具有结构复杂、稳定性差、设计成本高的缺陷，因此亟需提出一种结构简单、性能稳定且设计成本低廉的本振源合成系统。
技术实现要素：
本实用新型为了克服上述现有技术的不足，提供了一种产生S模式二次雷达多路高稳定本振源的合成系统，本实用新型的结构简单、性能稳定、设计成本低廉、适合批量生产。
为实现上述目的，本实用新型采用了以下技术措施：
一种产生S模式二次雷达多路高稳定本振源的合成系统，包括第一功分器、时钟信号产生电路、本振激励信号产生电路以及FPGA控制电路，所述第一功分器的信号输入端连接晶振信号，第一功分器的两个信号输出端分别连接时钟信号产生电路的信号输入端以及本振激励信号产生电路的信号输入端，所述FPGA控制电路的信号输出端连接时钟信号产生电路的控制端。
本实用新型还可以通过以下技术措施进一步实现。
优选的，所述时钟信号产生电路包括第一鉴相器、第一压控振荡器、第一分频器、第二分频器、第一滤波放大电路、第二滤波放大电路，所述第一鉴相器的信号输入端连接第一功分器的信号输出端，第一鉴相器的控制端连接FPGA控制电路的信号输出端，所述第一鉴相器的信号输出端连接第一压控振荡器的信号输入端，所述第一压控振荡器的两个信号输出端分别连接第一分频器的信号输入端、第二分频器的信号输入端，所述第一分频器的信号输出端连接第一滤波放大电路的信号输入端，所述第二分频器的两个信号输出端分别连接第二滤波放大电路的信号输入端、本振激励信号产生电路的信号输入端。
优选的，所述本振激励信号产生电路包括第二鉴相器、第二压控振荡器、第二功分器、混频滤波电路、第三滤波放大电路、一分四功分器、第一衰减放大电路、第二衰减放大电路、第三衰减放大电路、第四衰减放大电路，所述第二鉴相器的信号输入端连接第一功分器的信号输出端，第二鉴相器的信号输出端连接第二压控振荡器的信号输入端，所述第二压控振荡器的信号输出端连接第二功分器的信号输入端，所述第二功分器的两个信号输出端分别连接混频滤波电路的信号输入端、一分四功分器的信号输入端，混频滤波电路的另一个信号输入端连接第二分频器的一个信号输出端，所述混频滤波电路的信号输出端连接第三滤波放大电路的信号输入端，所述一分四功分器的四个信号输出端分别连接第一衰减放大电路的信号输入端、第二衰减放大电路的信号输入端、第三衰减放大电路的信号输入端、第四衰减放大电路的信号输入端。
进一步的，所述FPGA控制电路的芯片型号为美国ALTERA公司生产的EP1C3T100I7芯片。
进一步的，所述第一鉴相器的芯片型号为美国Analog Devices公司生产的ADF4002芯片，所述第二鉴相器的芯片型号为美国HITTITE公司生产的HMC440QS16GE芯片，第一压控振荡器和第二压控振荡器的芯片型号均为美国Mini-Circuits公司生产的JTOS-1300芯片，所述第一分频器和第二分频器的芯片型号均为美国HITTITE公司生产的HMC394LP4。
本实用新型的有益效果在于：
1)、本实用新型包括第一功分器、时钟信号产生电路、本振激励信号产生电路以及FPGA控制电路，本实用新型通过鉴相器、分频器、压控振荡器、混频器、功分器、滤波放大器的配合使用，使得合成系统的电路结构简单、性能稳定。
值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。
2)、所述FPGA控制电路的芯片型号为美国ALTERA公司生产的EP1C3T100I7芯片；所述第一鉴相器的芯片型号为美国Analog Devices公司生产的ADF4002芯片，只需搭建简单的外围电路，即可构成一个完整的低噪声、低功耗、高稳定性的频率合成器，所述第二鉴相器的芯片型号为美国HITTITE公司生产的HMC440QS16GE芯片，该芯片+5V单电源供电，第一压控振荡器和第二压控振荡器的芯片型号均为美国Mini-Circuits公司生产的JTOS-1300芯片，所述第一分频器和第二分频器的芯片型号均为美国HITTITE公司生产的HMC394LP4。上述多个特定型号的部件互相配合，实现了本实用新型的最优设计，所得到的二次雷达多路高稳定本振源的各个指标均达到最优值。
附图说明
图1为本实用新型的电路组成结构框图。
图中的附图标记含义如下：
10—第一功分器 20—时钟信号产生电路
21—第一鉴相器 22—第一压控振荡器
23—第一分频器 24—第二分频器
25—第一滤波放大电路 26—第二滤波放大电路
30—本振激励信号产生电路 31—第二鉴相器
32—第二压控振荡器 33—第二功分器
34—混频滤波电路 35—第三滤波放大电路
36—一分四功分器 40—FPGA控制电路
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，一种产生S模式二次雷达多路高稳定本振源的合成系统包括第一功分器10、时钟信号产生电路20、本振激励信号产生电路30以及FPGA控制电路40，所述第一功分器10的信号输入端连接103MHz的晶振信号，第一功分器10的两个信号输出端分别连接时钟信号产生电路20的信号输入端以及本振激励信号产生电路30的信号输入端，所述FPGA控制电路40的信号输出端连接时钟信号产生电路20的控制端，所述时钟信号产生电路20的信号输出端输出两路80MHz的时钟信号，本振激励信号产生电路30的信号输出端输出四路1030MHz的本振信号以及一路1090MHz的激励信号。
所述时钟信号产生电路20包括第一鉴相器21、第一压控振荡器22、第一分频器23、第二分频器24、第一滤波放大电路25、第二滤波放大电路26，所述第一鉴相器21的信号输入端连接第一功分器10的信号输出端，第一鉴相器21的控制端连接FPGA控制电路40的信号输出端，所述第一鉴相器21的信号输出端连接第一压控振荡器22的信号输入端，所述第一压控振荡器22的两个信号输出端分别连接第一分频器23的信号输入端、第二分频器24的信号输入端，所述第一分频器23的信号输出端连接第一滤波放大电路25的信号输入端，所述第二分频器24的两个信号输出端分别连接第二滤波放大电路26的信号输入端、本振激励信号产生电路30的信号输入端，所述第一滤波放大电路25的信号输出端连接80MHz的时钟信号，所述第二滤波放大电路26的信号输出端连接80MHz的时钟信号。
所述本振激励信号产生电路30包括第二鉴相器31、第二压控振荡器32、第二功分器33、混频滤波电路34、第三滤波放大电路35、一分四功分器36、第一衰减放大电路、第二衰减放大电路、第三衰减放大电路、第四衰减放大电路，所述第二鉴相器31的信号输入端连接第一功分器10的信号输出端，第二鉴相器31的信号输出端连接第二压控振荡器32的信号输入端，所述第二压控振荡器32的信号输出端连接第二功分器33的信号输入端，所述第二功分器33的两个信号输出端分别连接混频滤波电路34的信号输入端、一分四功分器36的信号输入端，混频滤波电路34的另一个信号输入端连接第二分频器24的一个信号输出端，所述混频滤波电路34的信号输出端连接第三滤波放大电路35的信号输入端，所述一分四功分器36的四个信号输出端分别连接第一衰减放大电路的信号输入端、第二衰减放大电路的信号输入端、第三衰减放大电路的信号输入端、第四衰减放大电路的信号输入端，所述第三滤波放大电路35的信号输出端连接1090MHz的激励信号，所述第一衰减放大电路、第二衰减放大电路、第三衰减放大电路、第四衰减放大电路的信号输出端均连接一路1030MHz的本振信号。
所述FPGA控制电路40的芯片型号为美国ALTERA公司生产的EP1C3T100I7芯片；所述第一鉴相器21的芯片型号为美国Analog Devices公司生产的ADF4002芯片，ADF4002芯片内部集成了多种重要部件，只需搭建简单的外围电路，即可构成一个完整的低噪声、低功耗、稳定性高、可靠性高的频率合成器，大大地减小了本振源的合成系统的体积，ADF4002芯片具有400MHz的带宽，在2.7～3.3V电源供电下工作；所述第二鉴相器31的芯片型号为美国HITTITE公司生产的HMC440QS16GE芯片，HMC440QS16GE芯片为整数外接式可控型鉴相器，该芯片在+5V单电源供电下工作；第一压控振荡器22和第二压控振荡器32的芯片型号均为美国Mini-Circuits公司生产的JTOS-1300芯片，JTOS-1300芯片在+12V单电源下工作；所述第一分频器23和第二分频器24的芯片型号均为美国HITTITE公司生产的HMC394LP4。
本实用新型的参考时钟输入为103MHz，相位噪声为-155dBc/Hz@100KHz，采用+12V电源供电。
本实用新型在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是：与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。
如图1所示，所述第一功分器10的信号输入端接收103MHz的参考时钟，时钟信号经过第一功分器10后功分成两路信号分别被送入第一鉴相器21、第二鉴相器31，所述第一鉴相器21产生240MHz的输出信号，第二鉴相器31产生1030MHz的输出信号，所述240MHz的输出信号经过第一压控振荡器22后产生两路输出信号，两路输出信号分别经过第一分频器23、第二分频器24，第一分频器23的信号输出端输出信号至第一滤波放大电路25的信号输入端实现对信号的滤波放大处理，第二分频器24分别输出两路信号，一路被送入混频滤波电路34、另一路被送入第二滤波放大电路26滤波放大，第一滤波放大电路25、第二滤波放大电路26的信号输出端均输出80MHz的时钟信号；1030MHz的输出信号经过第二压控振荡器32后被送入第二功分器33的信号输入端，信号经过第二功分器33后功分为两路信号，两路信号分别被送入混频滤波电路34、一分四功分器36中，来自第二功分器33的信号输出端的信号与来自第二分频器24的信号输出端的信号经过混频滤波电路34的混频后，混频滤波电路34输出信号至第三滤波放大电路35的信号输入端，所述第三滤波放大电路35的信号输出端输出1090MHz的激励信号，一分四功分器36的将信号功分为四路，分别将四路信号送至第一衰减放大电路、第二衰减放大电路、第三衰减放大电路、第四衰减放大电路的信号输入端，所述第一衰减放大电路、第二衰减放大电路、第三衰减放大电路、第四衰减放大电路的信号输出端均连接一路1030MHz的本振信号。