一种基于多点补偿方案的低杂散正弦信号发生器的制作方法

本发明涉及信号处理领域，具体的涉及一种基于多点补偿方案的低杂散正弦信号发生器。
背景技术：
：正弦电压源电路是一个以d/a转换器为核心，用矩形台阶拟合产生正弦波信号的电路。电路在时钟信号的驱动下周期性地将存储器中的数字序列送到d/a转换器，d/a转换器输出模拟正弦信号的阶梯电压，阶梯电压再经过低通滤波器(lpf)平滑后得到所需的正弦电压信号，正弦电压源电路的具体结构如图1所示。数字合成的正弦波电压为：当式(1)中的v1为d/a转换器参考电压，m为内插点数，i＝0,1,2,3,……,m，n是主数模转换器位数。可利用单位阶越函数u(t)，将式(1)表示为：令有：式(3)中的表示对截断取整。现有技术中的正弦电压源电路输出的正弦波电路波形如图2所示。和理想的正弦波电压信号相比，具有量化台阶的数字合成正弦波信号，将带来有效值误差和噪声电压。数字合成正弦波信号的谐波失真为：式(4)中的u1为基波有效值；ui(i＝2,3,…n)为谐波有效值；ud为数字合成正弦波信号的电压的有效值；thdu用于表示正弦波信号的谐波失真率。数字合成正弦波信号的电压有效值为：由于公式(3)是一个奇函数，故可将其展成一个正弦级数：其中，用四舍五入函数r[]实现截断取整，有：基波和谐波的定量计算根据公式(8)计算，可得正弦信号基波和各次谐波分量[1]。表1m＝128，n＝16时基波和各次谐波分量kbkkbkkbkkbk19.995821533-3.40e-06652.00e-07971.30e-0631.86e-0635-1.80e-06672.40e-07995.10e-0651.50e-05377.80e-06694.80e-071011.40e-0672.13e-0639-8.10e-0671-6.50e-071032.30e-069-1.80e-06414.70e-0973-1.30e-07105-5.40e-07111.10e-0543-4.30e-06753.40e-07107-5.70e-07134.00e-0645-1.45e-06772.90e-081093.10e-06153.80e-06471.50e-0679-3.90e-07111-3.80e-0717-2.50e-0649-6.30e-07818.70e-071135.00e-07191.80e-05514.40e-0883-8.10e-071154.60e-0721-2.90e-06534.70e-0785-2.10e-061179.50e-0723-2.50e-0655-1.70e-07872.24e-09119-1.40e-07259.55e-0657-8.10e-0789-3.60e-061211.20e-07275.10e-06595.66e-07913.20e-061236.10e-07291.75e-05612.70e-0793-7.00e-071254.50e-08314.00e-06632.10e-0795-1.20e-061277.90e-02同时计算出数字合成正弦波电压有效值：ud＝7.07095247(v)(9)数字合成正弦波电压失真度：由此可见，若不采取措施，各谐波电压都在μv数量级，m-1次谐波电压约80mv，总噪声达到：增大内插点数m，正弦信号的基波和各次谐波情况如表2所示。表2内插点数m变化对基波和各次谐波影响情况根据表2可以看出，增大内插点数m，可以改善基波电压的相对误差，而且m-1次谐波分量也随着内插点数的增大而减小，但其它低次谐波没有明显改善。同样可以根据计算得出增大d/a位数可以改善数字合成正弦信号质量的结论。但是限于现阶段d/a芯片的指标水平，转换速率高的d/a有效位数低，有效位数高的d/a转换速率低。因此，不可能无限制的增加m和n的数值。技术实现要素：针对现有技术中的这些缺点，本发明的目的在于提供了一种基于多点补偿方案的低杂散正弦信号发生器。其中，一种基于多点补偿方案的低杂散正弦信号发生器，其特征在于：该基于多点补偿方案的低杂散正弦信号发生器包括一个主数模转换模块，其为有效位数高的低速d/a转换器，负责正弦波形输出；以及一个高速数模转换模块产生谐波抵消信号ξ(t)，用于抵消主数模转换模块产生的正弦波形中的谐波分量，两路信号通过加减运算电路进行减法运算后输出，最终得到谐波抵消后的正弦电压输出；优选地，所述正弦信号发生器包括第一正弦波形数据存储器和第二正弦波形数据存储器，第一正弦波形数据存储器时钟信号为fclk，第二正弦波形数据存储器时钟信号为nfclk，第一正弦波形数据存储器与主模数转换模块相连，第二正弦波形数据存储器与高速模数转换模块相连；优选地，主数模转换模块与第一运算放大器的负输入端连接，高速数模转换模块与第二运算放大器的负输入端连接，第一、第二运算放大器的正极输入端接地，第一、第二运算放大器的负极输入端与其各自的输出端之间跨接有电阻。优选地，第一运算放大器的输出端通过电阻值为r的电阻连接至第三运算放大器的负极输入端，第二运算放大器的的输出端通过电阻值2nr的电阻连接至第三运算放大器的负极输入端，所述第三运算放大器的正极输入端接地，其输出端通过低通滤波器输出所要产生的正弦波信号。优选地，所述低通滤波器为一个五阶巴特沃斯低通滤波器，截止频率35khz，其传递函数为：一种应用基于多点补偿方案的低杂散正弦信号发生器的正弦信号产生方法，其特征在于：高速数模转换模块产生谐波抵消信号ξ(t)为：v1为主数模转换模块和高速数模转换模块的参考电压，m为内插点数，i＝0,1,2,3,……,m，n是主数模转换模块位数，j＝0,1,2，……，n，n为高速数模转换模块在区间内的内插点数，r[]表示通过四舍五入实现截断取整。本发明的优点在于克服了现有技术中在产生正弦波信号的过程中，模数转换模块有效位数与转换速度两者不能兼顾的缺陷，通过应用主数模转换模块和高速数模转换模块的并行输入，产生一抵消主数模转换模块产生的正弦波形中的谐波分量，从而在保证正弦信号发生器的模数转换速度的情况下，获得波形畸变率较低的正弦波信号，从而满足高速度高精度信号发生器的应用需求。附图说明图1现有技术中正弦电压源电路原理图图2现有技术中正弦电压源电路3bit数模转换后输出正弦波形图图3本发明的ξ(t)的信号波形图图4本发明的数模转换后一次截断的台阶信号模拟ξ(t)图5本发明的高速数模转换信号模拟ξ(t)图6本发明的谐波抵消电路原理图图7本发明的滤波器结构图图8本发明低通滤波器幅频特性具体实施方式结合具体实施例对本发明进行具体说明如下：对于现有技术中的缺陷，有必要寻找一种信号，其基波很小，叠加后不影响原数字合成正弦波信号的基波分量，其它各次谐波尽量与原数字合成正弦波信号的谐波分量相同(包括幅值和相位)，两个信号进行减法叠加后进行抵消。根据公式(2)的数字合成正弦波信号函数f(t),可得最为理想的抵消函数为：在区间，有：ξ(t)的波形图如图3所示。若采用另一路d/a一次截断的台阶信号模拟ξ(t)，其波形如图4所示。此时，在区间，有：抵消后的信号为：将f*(t)展成正弦级数，得到各次谐波系数：与bk一样的推导方法，可得：根据公式(16)计算，可得谐波抵消后正弦信号基波和各次谐波分量。表3m＝128，n＝16谐波抵消前后各次谐波分量比较从表3可以看出采用一次截断的台阶信号进行谐波抵消后的正弦信号，基波和m-1次谐波基本不变，其它次谐波显著减小。本发明采用一个比主d/a转换速率高很多，但有效位数低一些的d/a来模拟ξ(t)，其波形如图5所示。图5中，在插入n个点，则在区间其中，j＝0,1,2，……，n，n为高速数模转换模块在区间内的内插点数，有：抵消后的信号为：将f*(t)展成正弦级数，得到各次谐波系数：根据公式(19)计算，可得谐波抵消后正弦信号基波和各次谐波分量。表4m＝128，n＝16,n＝4谐波抵消后各次谐波分量表5抵消前后各次谐波分量比较k抵消前抵消后19.9958219.99959631.86e-06-1.2e-1051.50e-051.78e-1172.13e-06-1.5e-109-1.80e-065.1e-11111.10e-051.6e-11134.00e-06-1.1e-11153.80e-065.82e-1117-2.50e-061.77e-10191.80e-05-6e-1121-2.90e-061.4e-1023-2.50e-061.5e-10259.55e-06-9.6e-111277.90e-02-9.2e-11511/0.019569从表5可以看出采用高速d/a模拟ξ(t)(n＝4)进行谐波抵消后的正弦信号，基波误差减小，m-1次谐波后移到n×m-1次谐波，并且减小，其它次谐波显著减小，对比表3可以看出，采用高速d/a模拟ξ(t)(n＝4)进行谐波抵消后的正弦信号与采用一次截断的台阶信号进行谐波抵消后的正弦信号相比，基波得到改善，m-1次谐波后移到n×m-1次谐波，并且减小，更容易将n×m-1次谐波滤掉，其它次谐波抑制效果相当。数字合成正弦波电压有效值：基波电压有效值：数字合成正弦波电压失真度：若设计滤波器滤除m-1次以后的高次谐波，则：此时，数字合成正弦波电压失真度：基于上述理论分析可知，正弦电压源电路可由两个d/a构建组成：其主d/a为有效位数高的低速d/a转换模块，负责正弦波形输出；另一高速d/a产生谐波抵消信号ξ(t)；两路信号通过加减运算电路进行减法运算后输出，最终得到谐波抵消后的正弦电压输出。电路对两路信号的同步要求严格，在时钟信号的作用下由cpu控制两路波形存储器同时输出所存储的波形信号给后级电路。本发明具体的电路构成如图5所示。其中，对于主d/a和产生谐波抵消信号ξ(t)的高速d/a的内插点数m的确定过程如下：(1)主d/a内插点数m的确定每周期插入的点数与时钟频率的关系计算如下：式中：φ为地址计数器时钟频率，数字量输出速率，单位为hz；m为数字波形每周期内插点数；f为数字波形的频率，单位为hz；t为合成正弦波的周期，单位为s。主d/a的建立时间是决定内插点数的关键指标，限制了正弦波输出的最高频率。综合考虑主d/a芯片的有效位数、转换时间、微分非线性误差、积分非线性误差和温漂等参数，最终选取16bit建立时间1μs的d/a芯片。在一具体实施例中输出正弦波最高频率为10khz，以主d/a转换模块的建立时间作为内差间隔时间计算，内插点数为128，考虑到其它输出均低于10khz，并且每个台阶幅度比建立时间测试的跃变幅度小得多，内插点数可以取得稍大。为了方便计算，在一具体实施例中采用2n个内插点数。在波形频率降低时适当增加内插点数，将会改善波形的噪声指标和有效值指标。表6内插点数和时钟频率数字合成正弦波频内插点数时钟频率50hz～率100hz2048102.4khz～100hz～500hz1024102.42k0h4z8～k512khz500hz～1khz512256khz～512khz1khz～5khz256256khz～1.28mhz5khz～10khz128640khz～1.28mhz正弦波数据表按照2048点设计，每个点2个字节。先通过外部计算得到2048个点的正弦表数据存储在eprom的正弦表中，装置运行时以查表的方式快速获取数据。当内插点数m小于2048点时，按照公式计算地址间隔均匀抽取。(2)谐波抵偿d/a内插点数n的确定谐波抵偿d/a地址计数器时钟频率φ*＝nφ。式中：φ*谐波抵偿d/a地址计数器时钟频率，单位为hz；φ为主d/a地址计数器时钟频率，单位为hz；n谐波抵偿d/a每台阶内插点数。表7内插点数m，n和时钟频率按照表7的内插方式，谐波抵偿d/a需要选取一个输出速率大于40mhz的d/a转换器。若采用谐波抵消后的正弦信号经过一个低通滤波器滤除m-1次谐波以后的高次谐波分量，则数字合成正弦波电压失真度可以小于10-10。m-1次谐波的最低频率为102.4khz，n×m-1次谐波的最低频率为204.8khz，在一具体实施例中，设计一个五阶巴特沃斯低通滤波器，截止频率35khz。滤波器结构如图7所示。使用滤波器设计软件得出滤波器的传递函数为：其中，b0＝1.94439×10-27b1＝1.38363×10-21b2＝4.92320×10-16b3＝1.08283×10-10b4＝1.47151×10-5b5＝1需要注意的是，所述b0-b5的取值并非只有上述一种数值组合，可以根据不同的滤波需求设计其余数值组合，再此不一一赘述；式(22)中传递系数与电路参数关系如下：b5＝1b4＝r5(c1+c2)b3＝r5(r1+r2)c1c2b2＝r5c1c2(c3+c4)r1r2b1＝r5c1c2c3c4r1r2(r3+r4)b0＝r5c1c2c3c4c5r1r2r3r4确定电容值(c1＝c2＝c3＝c4＝c5＝10nf)后计算电阻值得：r1＝1190.76ωr2＝280.97ωr3＝281.04ωr4＝281.04ωr5＝735.76ω根据以上参数设计的低通滤波器幅频特性如图8所示。根据滤波器计算结果，滤波器传递系数如表8所示。表8不同频率下的传递系数频率(hz)传递系数0.11109651113240.99999349950.70738361410.648451.0139e+050.00490162.0606e+050.000141362.2699e+058.7165e-053.0339e+052.0433e-054.0551e+054.7901e-065.0816e+051.55e-061e+065.2522e-08从表8可以看出，在11khz以下，滤波器传递系数为1，不会对基波信号有影响,；对于影响较大的n×m-1次谐波，滤波器传递系数为0.00014，即衰减了将近一万倍，衰减到1μv以下。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。当前第1页12