用于隔离器的储能电路和频率跳转的制作方法

本公开通常涉及用于在隔离屏障上发射功率并对功率传输施加跳频的电路。

背景技术：

一些集成电路包括彼此电隔离的两个或多个电压域。在这样的集成电路中，可能期望将功率从一个域传输到另一个域。将电力从一个域传输到另一个域的现有电路在保持电隔离的同时遭受各种缺点。例如，一些常规的储能电路使用交叉耦合的金属氧化物半导体(mos)晶体管，这导致效率差和电磁干扰(emi)性能差。

因此，本发明人认识到在本领域中需要在电隔离域之间有效地传输功率并提高emi性能的电路和方法。

附图说明

图1示出了根据本公开的实施例的振荡器电路。

图2示出了根据本公开的实施例的振荡器电路。

图3示出了根据本公开的实施例的跳频控制方法。

图4示出了根据本公开的实施例的示例性跳频图。

图5示出了根据本公开的实施例的用于集成电路的拓扑。

具体实施方式

本公开的实施例可以提供包括储能电路的电路。储能电路可以包括具有一对端子的电感器、第一对晶体管和第一对电容器。每个晶体管可以耦合在电感器的相应端子和沿晶体管的源极到漏极路径的参考电压之间。每个电容器可以设置在耦合到第一对中的相应第一晶体管的电感器端子与第一对中的第二晶体管的栅极之间的信号路径中。

本公开的实施例可以提供用于产生振荡频率的控制器方法。所述方法可以包括在第一时间的情况下：激活所述储能电路的第一对晶体管，每一个晶体管耦合在具有一对端子的电感器的相应端子和沿着所述晶体管的源极至漏极路径的参考电压之间；作为激活的结果，耦合设置在第一对中的第一晶体管的源极或漏极端子与第一对中的第二晶体管的栅极之间的信号路径中的储能电路的一对电容器中的第一对；并且作为激活的结果，耦合在所述第一对中的所述第二晶体管的源极或漏极端子与所述第一对中的所述第一晶体管的栅极之间的信号路径中的所述一对电容器中的第二对，其中，在电感器的端子处产生具有振荡频率的电压，以在隔离屏障上传输电力。

本公开的实施例可以提供电路。电路可以包括用于在第一时间激活电感器-电容器(lc)储能电路的第一对晶体管的装置，每个晶体管耦合在具有一对端子的电感器的相应端子和沿着源极的参考电压到晶体管的漏极路径。电路还可以包括第一装置，作为激活的结果，耦合设置在第一对的第一晶体管的源极或漏极端子和第一对中的第二晶体管的栅极之间的信号路径中的一对电容器的电容器中的第一个。电路还可以包括第二装置，作为激活的结果，耦合在设置在第一对中的另一个晶体管的源极或漏极端子与第一对中第一晶体管的栅极之间的信号路径中的一对电容器中的第二个之间，其中在电感器的端子处产生具有振荡频率的电压以在隔离屏障上传输电力。

图1示出了根据本公开的实施例的振荡器电路100。振荡器电路100可以包括由控制器120控制的lc储能电路110。lc储能电路110可以包括一对电感器l1.1，l1.2，一对电容器c0.1，c0.2，一对双扩散金属氧化物半导体(dmos)晶体管d0.1，d0.2和一对禁用晶体管td0.1，td0.2。

一对电感器l1.1，l1.2可以串联耦合以形成中心抽头和一对端子(vn，vp)。中心抽头可以耦合到电源vdd。一对dmos晶体管d0.1，d0.2可以各自沿着相应的源极-漏极路径耦合在该对电感器l1.1，l1.2的相应端子和参考电压gnd之间。电容器c0.1可以设置在耦合到dmos晶体管d0.1的电感器l1.1和dmos晶体管d0.2的栅极之间的信号路径中。类似地，电容器c0.2可以设置在耦合到dmos晶体管d0.2的电感器l1.2和dmos晶体管d0.1的栅极之间的信号路径中。一对禁用晶体管td0.1，td0.2可以将其栅极耦合到控制输入(off)(逻辑高)，并且可以沿着它们各自的源极-漏极路径耦合在dmos晶体管d0.1，d0.2的栅极和参考电压gnd之间。禁用晶体管td0.1，td0.2可以实现为任何已知的晶体管类型(例如，mos，fet，bjt，dmos等)。

控制器120可以向禁用晶体管td0.1，td0.2的栅极提供off(逻辑高)的控制信号以激活禁用晶体管t0.1，t0.2。当被激活时，禁用晶体管td0.1，td0.2可以将dmos晶体管d0.1，d0.2的栅极拉低，从而关闭dmos晶体管d0.1，d0.2并禁止lc储能电路210。当禁用晶体管td0.1，td0.2被去激活(即没有off信号)时，dmos晶体管d0.1，d0.2可以被激活，将电容器c0.1，c0.2耦合到电感器l1.1，l1.2。因此，lc储能电路110可以以谐振或振荡频率fosc谐振或振荡，并且经由一对电感器l2.1，l2.2从电源vdd向第二电压域130发送功率。可以在电感器l1.1，l1.2和电感器l2.1，l2.2之间提供隔离屏障；因此，电感器l2.1，l2.2可以磁耦合，但与电感器l1.1，l1.2电隔离。在一个实施例中，电感器l1.1，l1.2可以是变压器的第一绕组，并且电感器l2.1，l2.2可以是变压器的次级绕组。节点vn和vp之间的lc储能电路110的振荡电压的峰-峰电压可以是电源vdd的两倍至三倍。

振荡器电路100的振荡频率fosc可以与电感器l1.1，l1.2的电感，电容器c0.1，c0.2的电容和dmos晶体管d0.1，d0.2的电容有关。因此，振荡频率fosc可以通过在lc的制造期间调谐电感器l1.1，l1.2，电容器c0.1，c0.2和dmos晶体管d0.1，d0.2的尺寸来调谐。理想地，电感器l1.1，l1.2将具有基本上相同的电感，电容器c0.1，c0.2将具有基本上相同的电容，并且dmos晶体管d0.1，d0.2将为具有大致相同(寄生)电容的尺寸。然而，实际上由于制造变化和其他因素，电感和电容可能不完全匹配。在一个实施例中，dmos晶体管d0.1，d0.2和禁用晶体管td0.1，td0.2可以制造为n型晶体管。

图2示出了根据本公开的实施例的振荡器电路200。振荡器电路200可以包括lc储能电路210，多个子容器240.1-240.n和控制器220。lc储能电路210可以包括一对电感器l1.1，l1.2，一对电容器c0.1，c0.2，一对dmos晶体管d0.1，d0.2和一对禁用晶体管t0.1，t0.2。每个子储能电路240.1-240.n可以包括一对电容器c1.1，c1.2-cn.1，cn.2，一对dmos晶体管d1.1，d1.2-dn.1，dn.2，一对禁用晶体管td1.1，td1.2-tdn.1，tdn.2和一对使能晶体管te1.3，te1.4-ten.3，ten.4。

在lc储能电路210中，一对电感器l1.1，l1.2可以串联耦合以形成中心抽头和一对端子。中心抽头可以耦合到电源vdd。一对dmos晶体管d0.1，d0.2可以各自沿着相应的源极-漏极路径耦合在该对电感器l1.1，l1.2的相应端子和参考电压gnd之间。电容器c0.1可以设置在耦合到dmos晶体管d0.1的电感器l1.1和dmos晶体管d0.2的栅极之间的信号路径中。类似地，电容器c0.2可以设置在耦合到dmos晶体管d0.2的电感器l1.2和dmos晶体管d0.1的栅极之间的信号路径中。一对禁用晶体管td0.1，td0.2可以将其栅极耦合到控制输入(off)，并且可以沿其相应的源极-漏极路径耦合在dmos晶体管d0.1，d0.2和参考电压gnd之间。

如图2所示，每个子储能电路240.1-240.n可以跨过电感器l1.1，l1.2的一对端子(vn，vp)与lc储能电路210并联耦合。在每个子槽240.1-240.n中，一对dmos晶体管d1.1，d1.2-dn.1，dn.2可以各自沿着相应的源极-漏极路径耦合在相应的端子的一对电感l1.1，l1.2和参考电压gnd之间。电容器c1.1-cn.1可以与耦合到dmos晶体管d1.1-dn.1的电感器l1.1和耦合到dmos晶体管d1.1-dn.1的电感器l1.1之间的信号路径中的使能晶体管te1.3-ten3串联地提供dmos晶体管d1.2-dn.2。类似地，电容器c1.2-cn.2可以与耦合到dmos晶体管d1.2-dn.2的电感器l1.2和耦合到dmos晶体管d1.2-dn2的电感器l1.2之间的信号路径中的使能晶体管te1.4-ten.4串联提供dmos晶体管d1.1-dn.1的栅极。启用晶体管te1.3-ten.3和te1.4-ten.4可以将其栅极耦合到相应的控制输入(ctrl1.1-ctrln.1)。一对禁用晶体管td1.1，td1.2-tdn.1，tdn.2可以使其栅极耦合到另一个控制输入(ctrl1.2-ctrln.2)，并且可以沿它们各自的源极漏极路径耦合在dmos晶体管d1.1，d1.2-dn.1，dn2的栅极和参考电压gnd之间。

控制器220可以向禁用晶体管td0.1，td0.2-tdn.1，tdn.2的栅极提供控制信号ctrl1.2-ctrln.2(例如，逻辑高电平)，以激活禁用晶体管td0.1，td0.2-tdn.1，tdn.2。控制信号ctrl1.2-ctrln2可以由控制器形成为控制信号off和控制信号ctrl1.1-ctrln.1之间的反相应一个的逻辑或。当激活时，禁用晶体管td0.1，td0.2-tdn.1，tdn.2可能会将dmos晶体管d0.1，d0.2-dn.1，dn.2的栅极拉低，从而关闭dmos晶体管d0.1，d0.2-dn.1，dn.2，并禁用lc储能电路210和子储能电路240.1-240.n。

当禁用晶体管td0.1，td0.2-tdn.1，tdn.2被禁用时，可以激活dmos晶体管d0.1，d0.2，将电容器c0.1，c0.2置于与电感l1.1，l1.2分别串联。因此，lc储能电路210可以以谐振或振荡频率fosc谐振或振荡，并且经由一对电感器l2.1，l2.2从电源vdd向第二电压域230发送功率。电感器l2.1，l2.2可以与电感器l1.1，l1.2磁耦合到电隔离。电感器l1.1，l1.2可以是变压器的第一绕组，并且电感器l2.1，l2.2可以是变压器的次级绕组。

当禁用晶体管td1.1，td1.2-tdn.1，tdn.2被禁用时，控制器220还可以利用控制信号ctrl1.1-ctrln.1激活一个或多个子容器240.1-240.n。控制器220可以向启用晶体管te1.3，te1.4-tn.3，tn.4的栅极提供控制信号ctrl1.1，...，ctrln.1(例如，逻辑高电平)，以使能使能晶体管te1.3，te1.4-ten.3，ten.4。因此，可以激活dmos晶体管d1.1，d1.2-dn.1，dn.2，将电容器c1.1-cn.1与电容器c0.1并联，并且电容器c1.2-cn.2与电容器c0.2并联，从而增加振荡器电路200的有效电容并降低振荡频率fosc。因此，基于由控制器220激活的子坦克240.1-240.n的组合/置换，可以将振荡频率fosc设置为多个离散值。控制器220可以被编程为从一个振荡“跳”基于预定的振荡频率fosc序列选择性地启动子坦克240.1-240.n，在预定时间步长tstep频率fosc到另一个。预定的振荡频率fosc序列可以持续一段时间t，并且之后可以重复。预定振荡频率fosc序列可以是升序、降序、随机顺序或任何其它合适的顺序。

当子容器240.1-240.n停用时，在lc储能电路210的制造期间，可以通过调整电感器l1.1，l1.2，电容器c0.1，c0.2和dmos电容器d0.1,d0.2的尺寸来调谐振荡频率fosc。理想情况下，电感器l1.1，l1.2将具有基本相同的电感，电容器c0.1，c0.2将具有基本相同的电容，dmos晶体管d0.1，d0.2的尺寸应具有基本相同的电容。然而，实际上由于制造变化和其他因素，电感和电容可能不完全匹配。在一个实施例中，dmos晶体管d0.1，d0.2-dn.1，dn.2，禁用晶体管td0.1，td0.2-tdn.1，tdn.2和使能晶体管te1.3，te1.4-ten.3，ten.4可以制造为n型晶体管。

子储能电路240.1-240.n可以被制造成相同的，使得当被激活时，每个子储能电路240.1，...，240.n可以通过频率步长fstep来降低振荡频率fosc。可以通过调整电容器c1.1，c1.2-cn.1，cn.2和dmos晶体管d1.1，d1.2-dn.1，dn.2的尺寸来调谐频率步长。理想情况下，电容器c1.1，c1.2-cn.1，cn.2将具有基本相同的电容，并且dmos晶体管d1.1，d1.2-dn.1，dn.2的尺寸应具有基本相同的尺寸电容。然而，实际上由于制造变化和其他因素，电容可能不完全匹配。例如，可以基于振荡器电路200的应用和电磁干扰(emi)要求来设置时间步长tstep，时间段t和频率步长fstep。此外，子储能电路的数量可以对应于跳频方案中的位数。例如，对于4位跳频方案，可以提供15个子电路(24-1)。15个子储能电路和lc储能电路可以为4位跳频方案提供16个载波。

图3示出了根据本公开的实施例的频率“跳频”控制方法300。方法300可以由图2的振荡器电路200执行。方法300在步骤310开始，并且在步骤320，可以加载预定的振荡频率fosc序列{(t0，f0)，(t1，f1)，...，(tn，fn)}。预定振荡频率fosc序列可以是升序、降序、随机顺序或任何其它合适的顺序。预定振荡频率fosc序列可以在不同时间定义不同的振荡频率。在步骤330，时间为t0；因此，选择子储能电路被激活(即转向或保持)以产生相应的振荡频率fosc＝f0。在步骤340，时间为t1；因此，可以激活(即，转动或保持)选择子储能电路以产生相应的振荡频率fosc＝f1。在步骤350，时间为t2；因此，可以激活(即，转动或保持)选择子储能电路以产生相应的振荡频率fosc＝f2。该方法可以持续到在tn的时间段t的结束，其中在步骤360，可以激活(即，转向或保持开启)选择子储能电路以产生相应的振荡频率fosc＝fn。此后，跳频步骤(即，步骤330-360)可以在随后的时间段t重复。

图4示出了根据本公开的实施例的示例性跳频图400。图400示出了振荡器电路(例如，振荡器电路200)的振荡频率fosc可以如何在时间步长tstep上改变以遵循预定的振荡频率fosc序列{(t0，f0)，(t1，f1)，...，(tn，fn)}(例如，通过采用图3的方法300的控制器220)。本例中的预定振荡频率fosc序列是随机顺序的。然而，如所讨论的，预定振荡频率fosc序列也可以被设置为升序、降序、随机顺序或任何其它合适的顺序。

图5示出了根据本公开的实施例的用于集成电路500的拓扑。集成电路500可以包括第一管芯502和第二管芯504。第一管芯502可以包括lc储能电路510和与lc储能电路510并联连接的多个子储能电路540.1-540.n，并且次级电感器550。lc储能电路510可以包括制造为与次级电感器550相邻的初级电感器512，使得初级电感器512可以与次级电感器550磁耦合到但是电流隔离。次级电感器550可以是通过例如接合线耦合到第二管芯540。

lc储能电路510和子储能电路540.1-540.n可以分别对应于图2中的lc储能电路210和子储能电路240.1-240.n。初级电感器512可以对应于一对电感器l1.1，l1.2和次级电感器550到一对电感器l2.1，l2.2。因此，利用图5所示的布局，集成电路500可以将第一管芯502(即，第一电压域)的功率传送到第二管芯504(即，经由次级电感器550的第二电压域)。

根据本申请的一个方面，提供了一种方法，包括：在第一时间实例通过以下方式激活电感器-电容器(lc)电路：激活所述储能电路的第一对晶体管，每个晶体管耦合在电感器的相应端子沿着晶体管的源极-漏极路径具有一对端子和参考电压(在一些实施例中为接地参考电压)，作为激活的结果，耦合作为第一设置在第一对中的第一晶体管的源极或漏极端子与第一对第一晶体管的栅极之间的信号路径中的第一对的第二晶体管的栅极之间的信号路径中的一对电容器，并且作为激活的结果，耦合设置在第一对中的第二晶体管的源极或漏极端子与第一对第一晶体管的栅极之间的信号路径中的第二对电容器中的第二对，其中在端子处产生具有振荡频率的电压电感器通过隔离屏障传输电力。

在一些这样的实施例中，激活储能电路的第一对晶体管包括去激活储能电路的第二对晶体管，所述储能电路的第二对晶体管沿着它们的源极-漏极路径通过向第二对晶体管的栅极提供控制信号的第一状态，以及第一对中的相应晶体管的栅极和参考电压。

在一些实施例中，该方法还包括在第一时间选择性地激活与lc储能电路并联连接的多个子储能电路中的一个或多个。在一些这样的实施例中，每个选择性激活一个或多个子储能电路的激活包括：激活子储能电路的第一对晶体管，每个晶体管耦合在电感器的相应端子和沿着晶体管的源极到漏极路径之间，并且作为激活的结果，耦合设置在第二晶体管的第一晶体管的源极或漏极端子之间的信号路径中的一对电容器中的第一个，子储能电路的第一对晶体管和子储能电路的第一对晶体管中的第二晶体管的栅极，并且作为激活的结果，耦合设置在第二对晶体管中的第二对电容器子槽电路的第一对晶体管中的另一个晶体管的源极或漏极端子与第一对晶体管的栅极之间的信号路径。在一些实施例中，激活子储能电路的第一对晶体管包括去激活子储能电路的第二对晶体管，子储能电路的第二对晶体管沿其源极-漏极路径通过向子储能电路的第二对晶体管的栅极提供控制信号的第一状态，在子储能电路的第一对晶体管中的各个晶体管的栅极和参考电压之间。在一些这样的实施例中，激活子储能电路的第一对晶体管还包括激活子储能电路的第三对晶体管，子储能电路的第三对晶体管沿着源极漏极路径-通过向子储能电路的第三对晶体管的栅极提供第二控制信号的第一状态，耦合在子储能电路的第一对晶体管中的各个晶体管的栅极和子储能电路的一对电容器之间。

在一些实施例中，该方法还包括在第二时间实例下，通过选择性地激活多个子容器电路中的一个或多个而不是第一时间实例来跳频到第二振荡频率。

在该方法的一些实施例中，对于时间段的每个时间实例产生不同的振荡频率。

根据本申请的一个方面，提供了一种电路，包括用于在第一时间启动电感器-电容器(lc)储能电路的第一对晶体管的装置，每个晶体管耦合在相应的端子之间电感器具有沿晶体管的源极至漏极路径的一对端子和参考电压。电路还包括第一装置，作为激活的结果，耦合设置在第一对的第一晶体管的源极或漏极端子之间的信号路径中的一对电容器的电容器中的第一个和栅极的第一对中的第二晶体管。电路还包括第二装置，作为激活的结果，耦合在设置在第一对中的另一个晶体管的源极或漏极端子与第一晶体管的栅极之间的信号路径中的第二对电容器第一对，其中在电感器的端子处产生具有振荡频率的电压以在隔离屏障上传输电力。

在一些这样的实施例中，用于激活储能电路的第一对晶体管的装置包括用于停用储能电路的第二对晶体管的装置，所述储能电路的第二对晶体管沿其源极耦合到在储能电路的第一对晶体管中的相应晶体管的栅极之间的引线路径和参考电压。

在一些实施例中，电路还包括用于在第一时间实例中选择性地激活与lc电路并联连接的多个子电池电路中的一个或多个的装置。在一些这样的实施例中，用于选择性地激活一个或多个子储能电路中的每一个的装置包括：用于激活子储能电路的第一对晶体管的装置，每个耦合在电感器的相应端子和参考电压沿着晶体管的源极到漏极通路，以及第一装置，作为激活的结果，耦合在设置在源极或漏极之间的信号路径中的子储能电路的一对电容器中的第一个子储能电路的第一对晶体管中的第一晶体管的端子和子储能电路的第一对晶体管中的第二晶体管的栅极。用于选择性地激活一个或多个子储能电路中的每一个的装置还可以包括第二装置，用于作为激活的结果耦合设置在源极或漏极之间的信号路径中的一对电容器中的第二个子储能电路的第一对晶体管中的第二晶体管的端子和第一对中的第一晶体管的栅极。

在一些实施例中，电路还包括用于在第二时间段跳频的装置，通过选择性地激活多个子容器电路中的一个或多个子电路的不同集合，而不是在第一时间实例。

在电路的一些实施例中，对于时间段的每个时间实例产生不同的振荡频率。

在本文中具体示出和/或描述了本公开的几个实施例。然而，应当理解，在不脱离本公开的精神和预期范围的情况下，本公开的修改和变化由上述教导涵盖并且在所附权利要求的范围内。允许与上述原理一致的进一步变化。