一种抗核辐射加固的置位复位D型触发器的制作方法

本发明涉及触发器领域，具体涉及一种抗核辐射加固的置位复位D型触发器。

背景技术：

随着我国综合国力的增强,针对核事故的救援关键技术装备已上升为国家战略技术装备储备的重中之重!核事故救援装备从技术上而言,可以分为两个关键层次:一是电子信息系统的抗核辐照芯片技术与抗核辐照加固技术,二是具备抗核技术的智能化的无人装备如无人车、机器人、无人机、无人艇等。

我国目前只在航天卫星领域采用了抗辐照芯片加固技术，因为外层空间的单粒子效应的影响，长期的照射会使电子系统的基本单元门电路损坏、栓锁不翻转，从而导致整个电子系统的失效！但是在航空、兵器尤其是核工程领域，我国抗核芯片的应用还是空白！

随着我国经济实力的增强，核电站的增多，如何在发生战术核战争、核电站事故、核工程灾难等离子射线强烈的环境中，空中飞机、无人机还能飞，地面车辆还可正常行驶，这就使抗核技术的难题需要投入重大资金去攻克！

纵观世界的核事故救援历史，如俄罗斯、日本等国的核事故，可以发现，他们目前并不具有抗核芯片加固的无人车、无人机等技术！抗核芯片设计技术目前只有美国、中国等少数核大国拥有。

置位复位D型触发器是抗核芯片中的常用元件，也是关键元件之一，因此对置位复位D型触发器的加固设计也是首先要解决的关键技术之一。

技术实现要素：

本发明的目的在于提供一种具有较强纠错能力，能够抵抗较强核辐射的抗核辐射加固的置位复位D型触发器，以解决上述背景技术中存在的技术问题。

为实现上述目的，本发明提供如下技术方案：

一种抗核辐射加固的置位复位D型触发器，包括主触发器和从触发器，所述的主触发器采用时域采样锁存器结构；所述的从触发器采用DICE结构锁存器结构。

进一步的，所述的主触发器包括：

二选一多路开关，其采用C²MOS电路构成；

置位复位电路，其采用C²MOS电路构成，完成对触发器的置位或复位，支持数据的正常传输通路；和

时域采样锁存器，完成对数据的正确采样，当输入数据在核辐射环境下发生瞬态错误时，时域采样锁存器通过内部的判决电路，选择正确的数据作为输出数据。

进一步的，所述的从触发器包括：

DICE结构锁存器，完成对数据的锁存，具有纠错能力；和

输出置位复位电路，其完成输出置位和复位的功能，支持数据的正常传输通路。

所述的D型触发器有五个输入端和一个输出端，其中，所述五个输入端分别是时钟信号的正相输入端clk和反相输入端nclk、set置位控制输入端、reset复位控制输入端和数据信号输入端d，所述一个输出端是D型触发器的输出q，所述的主触发器接收d、set、reset以及clk、nclk，所述的从触发器接收所述主触发器输出的q2、q3、v1、v2信号以及set、reset和clk、nclk信号。

进一步的，所述主触发器在clk和nclk的控制下对d进行锁存处理后输出四个信号，分别是q2、q3、v1和v2；所述的从触发器在clk和nclk的控制下对q2、q3、v1、v2进行锁存处理后输出q。

进一步的，所述的主触发器由eninv1、eninv2、and1、eninv3、eninv4、inv1、inv2和时域采样电路组成，其中eninv1、eninv2组成一个二选一开关，由时钟clk和nclk控制，eninv1、eninv2电路由C2MOS构成；eninv3和eninv4组成另一个二选一开关，由时钟reset和nreset控制，完成主触发器的置位和复位功能；inv1、inv2是加固缓冲反相器，对主触发器数据通路和reset信号缓冲反相。

进一步的，所述的从触发器有九个输入端和一个输出端，其中，所述的九个输入端分别为q2、q3、v1、v2、clk、nclk、set、reset和nreset，所述的一个输出端为q。

进一步的，所述的从触发器由六个C²MOS电路、三个加固反相器和一个DICE结构锁存器组成，其中，所述的六个C²MOS电路是en-buff1、en-buff2、en-buff3、en-buff4、en-buff5、en-buff6。

进一步的，所述的en-buff1、en-buff2、en-buff3、en-buff4受时钟信号clk、nclk的控制，当clk为高电平，nclk为低电平时，分别接收来自所述的主触发器输出的v1、q3、v2和q2数据；en-buff5受复位信号reset、nreset的控制，当reset信号为低电平，nreset信号为高电平时，接收固定的高电平信号Vdd，完成对从触发器的复位；en-buff6受置位信号set、nset的控制，当set信号为低电平，nset信号为高电平时，接收固定的低电平信号Vss，完成对从触发器的置位。

进一步的，所述的三个加固反相器是inv3、inv4和inv5，所述的inv3、inv4完成对DICE结构锁存器输出的两路信号加固反相，生成从触发器的输出信号q，inv5完成对set信号的加固反相，生成nset信号；所述的DICE结构锁存器接收en-buff1、en-buff2、en-buff3、en-buff4输出，加固锁存之后输出两路相同的信号分别送入inv3和inv4的输入。

本发明的有益效果是：在较强核辐射环境下，对输入的数据具有较强的容错能力，可纠错瞬时数据出现的错误，具有异步置位复位功能，可接受低电平时钟信号，降低了电路功耗，并能加快信号产生速度，提高了信号准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例所述的一种抗核辐射加固的置位复位D型触发器结构框图。

图2是本发明实施例所述的一种抗核辐射加固的置位复位D型触发器的主触发器结构框图。

图3是本发明实施例所述的一种抗核辐射加固的置位复位D型触发器的从触发器结构框图。

其中：1-主触发器；2-从触发器； 3-二选一多路开关；4-置位复位电路；5-时域采样锁存器；6-DICE结构锁存器；7-输出置位复位电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例所述的一种抗核辐射加固的置位复位D型触发器由主触发器1和从触发器2组成，有五个输入端和一个输出端。五个输入端分别是正相时钟信号clk、反相时钟信号nclk，set置位控制输入端（低有效），reset复位控制输入端（低有效）和d即数据信号输入端；一个输出端是D型触发器的输出q。主触发器1接收d、set、reset以及clk、nclk的信号，在clk和nclk的信号控制下对d进行锁存处理后输出四个信号，分别是q2、q3、v1和v2。主触发器1在接收到set（低电平有效）信号有效后，不受时钟clk和nclk的控制，主触发器1被置位成“1”，即异步置位。主触发器1在接收到reset（低电平有效）信号有效后，不受时钟clk和nclk的控制，主触发器被复位成“0”，即异步复位。

从触发器2接收主触发器1输出的q2、q3、v1、v2信号，以及set、reset和clk、nclk信号。从触发器2在clk和nclk的控制下对q2、q3、v1、v2进行锁存处理后输出q。从触发器2在接收到set（低电平有效）信号有效后，不受时钟clk和nclk的控制，从触发器被置位成“1”，即异步置位。从触发器在接收到reset（低电平有效）信号有效后，不受时钟clk和nclk的控制，从触发器被置位成“0”，即异步复位。

如图2所示，主触发器1有五个输入端和四个输出端，五个输入端分别为d、clk、nclk，set和reset，四个输出端分别为q2、q3、v1和v2。其中q2是时域采样电路的1倍延时输出，q3是时域采样电路的2倍延时输出，v1、v2是时域采样电路2个表决器的输出。

主触发器1由eninv1、eninv2、and1、eninv3、eninv4、inv1、inv2和时域采样锁存器5组成，其中eninv1、eninv2组成二选一开关，由时钟clk和nclk控制，eninv1、eninv2电路由C2MOS构成，是对CMOS传输门的加固设计。clk为低电平、nclk为高电平时接收新数据d，否则保持时域采样锁存器5输出的v2数据。eninv3和eninv4组成了另一个二选一开关，由时钟reset和nreset（reset的取反信号）控制，完成主触发器1的置位和复位功能。其中置位使能信号set和复位使能信号reset要求有效时是互斥的。当reset为低电平、nreset为高电平时（此时set为高电平、nset为低电平，eninv4关闭），eninv3接收一个固定的低电平（GND），对主触发器进行复位（“0”）；当reset为高电平、nreset为低电平时（eninv3关闭），eninv4开启，接收and1的输出；此时，若set为高电平，eninv4接收的是数据，若set为低电平，eninv4接收的是置位信号，对主触发器1进行置位（“1”）。inv1、inv2是加固缓冲反相器，对主触发器1数据通路和reset信号缓冲反相（inv2生成nreset信号），避免核辐射时阈值电压的降低。时域采样锁存器5完成对输入数据的零延时采样，1倍延时采样和2倍延时采样，并对三种延时采样通过表决器表决，“三取二”，即3种延时数据中选取其中两个相同的数据作为正确的数据输出。时域采样锁存器5输出的4位信号中v1、v2是表决器输出的两个完全一样的正确数值，q2是1倍延时的输出结果（是v1或v2的取反值），q3是2倍延时的输出结果（是v1或v2的取反值）。

如图3所示，从触发器2有九个输入端和一个输出端，九个输入端分别为q2、q3、v1、v2、clk、nclk、set、reset和nreset，一个输出端为q。从触发器2由六个C2MOS电路、三个加固反相器和一个DICE结构锁存器6组成。其中六个C2MOS电路是en-buff1、en-buff2、en-buff3、en-buff4、en-buff5、en-buff6，是对CMOS传输门的加固设计。 en-buff1、en-buff2、en-buff3、en-buff4受时钟信号clk、nclk的控制，当clk为高电平，nclk为低电平时，分别接收来自主触发器输出的v1、q3、v2和q2数据，4条信号是为了避免DICE结构锁存器6在状态转换时，核辐射事件也恰好发生时产生的状态不确定性,。en-buff5受复位信号reset、nreset的控制，当reset信号为低电平，nreset信号为高电平时，接收固定的高电平信号（Vdd），完成对从触发器2的复位。en-buff6受置位信号set、nset的控制，当set信号为低电平，nset信号为高电平时，接收固定的低电平信号（Vss），完成对从触发器2的置位。三个加固反相器是inv3、inv4和inv5。inv3、inv4完成对DICE结构锁存器6输出的两路信号加固反相，生成从触发器2的输出信号q。inv5完成对set信号的加固反相，生成nset信号。DICE结构锁存器6接收en-buff1、en-buff2、en-buff3、en-buff4输出，加固锁存之后输出两路相同的信号分别送入inv3和inv4的输入。

以上所述实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。