信号延时电路及应用所述信号延时电路的主板的制作方法

本发明涉及一种信号延时电路及应用所述信号延时电路的主板。

背景技术：

在现有的主板线路中，芯片与芯片之间的引脚会通过电阻连接以进行信号传输，然而各芯片之间经常会产生信号提前等问题，将会使得芯片之间的信号时序发生错误，如此将会导致主板不能开机。

技术实现要素：

鉴于上述内容，有必要提供一种信号延时电路及应用所述信号延时电路的主板。

一种信号延时电路，连接于第一通信芯片及第二通信芯片之间，所述第一通信芯片与所述第二通信芯片电连接以相互之间进行信号传输，所述信号延时电路包括：

第一电源及第二电源，所述第一电源用于输出第一电源信号，所述第二电源用于在所述第一电源输出第一电源信号的预设时间后输出第二电源信号；及

第一开关单元及第二开关单元，所述第一开关单元用于接收所述第二电源信号并根据所述第二电源信号输出控制信号，所述第二开关单元用于电连接于所述第一通信芯片与所述第二通信芯片之间的公共端点；

当所述第一电源在预设时间内输出第一电源信号时，所述第一电源信号控制所述第二开关单元导通并将所述公共端点置于低电平状态，以使得所述第一通信芯片与所述第二通信芯片之间断开连接；及

当所述第二电源输出第二电源信号时，所述第一开关单元输出所述控制信号至所述第二开关单元，以控制所述第二开关单元截止并与所述公共端点断开连接，以使得所述第一通信芯片与所述第二通信芯片正常通信。

进一步地，所述第一开关单元包括一第一电子开关、一第一电阻及一第二电阻，所述第一电子开关的第一端通过第一电阻连接至所述第二电源，所述第一电子开关的第一端还通过第二电阻接地，所述第一电子开关的第二端接地，所述第一电子开关的第三端还连接至所述第一电源。

进一步地，所述第一开关单元还包括一电容，所述第一电子开关的第一端还通过所述电容接地。

进一步地，所述第二开关单元包括一第二电子开关及一第三电阻，所述第二电子开关的第一端通过所述第三电阻连接至所述第一电源，所述第二电子开关的第一端还连接至所述第一电子开关的第三端，所述第二电子开关的第二端接地，所述第二电子开关的第三端连接至所述公共端点。

进一步地，所述第一通信芯片包括一信号引脚，所述第二通信芯片包括一信号引脚，所述第一通信芯片的信号引脚与所述第二通信芯片的信号引脚电连接，所述第二电子开关的第三端连接于所述第一通信芯片的信号引脚与所述第二通信芯片的信号引脚之间的公共端点。

进一步地，当所述第一电源在预设时间内输出所述第一电源信号时,所述第一电子开关截止，所述第二电子开关导通，使得所述公共端点接地，以将所述公共端点置于低电平状态。

进一步地，当所述第二电源输出所述第二电源信号时，所述第一电子开关导通，并输出控制信号以控制所述第二电子开关截止，以与所述公共端点断开连接。

进一步地，所述第一电子开关及所述第二电子开关均为一n型场效应管，所述第一电子开关及所述第二电子开关的第一端均对应于所述n型场效应管的栅极，所述第一电子开关及所述第二电子开关的第二端均对应于所述n型场效应管的源极，所述第一电子开关及所述第二电子开关的第三端均对应于所述n型场效应管的漏极。

进一步地，所述第一通信芯片为超级输入输出芯片，所述第二通信芯片为一平台控制器芯片。

一种主板，包括第一通信芯片及第二通信芯片，所述第一通信芯片与所述第二通信芯片电连接以相互之间进行信号传输，所述主板还包括信号延时电路，所述信号延时电路包括：

第一电源及第二电源，所述第一电源用于输出第一电源信号，所述第二电源用于在所述第一电源输出第一电源信号的预设时间后输出第二电源信号；及

第一开关单元及第二开关单元，所述第一开关单元用于接收所述第二电源信号并根据所述第二电源信号输出控制信号，所述第二开关单元用于电连接于所述第一通信芯片与所述第二通信芯片之间的公共端点；

当所述第一电源在预设时间内输出第一电源信号时，所述第一电源信号控制所述第二开关单元导通并将所述公共端点置于低电平状态，以使得所述第一通信芯片与所述第二通信芯片之间断开连接；及

当所述第二电源输出第二电源信号时，所述第一开关单元输出所述控制信号至所述第二开关单元，以控制所述第二开关单元截止并与所述公共端点断开连接，以使得所述第一通信芯片与所述第二通信芯片正常通信。

上述信号延时电路及应用所述信号延时电路的主板可以对所述第一通信芯片与所述第二通信芯片之间的信号进行延时。如此即可使得主板中的第一通信芯片与第二通信芯片之间的信号时序正确，避免了主板不能开机的风险。

附图说明

图1为本发明主板的较佳实施方式的方框图。

图2为图1中信号延时电路的较佳实施方式的电路图。

主要元件符号说明

主板100

第一通信芯片10

第二通信芯片20

信号延时电路30

第一开关单元32

第二开关单元34

第一电子开关q1

第二电子开关q2

公共端点p

电阻r1-r5

电容c1

电源+5v_dsw、+3v3_dsw

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

了使本发明的目的、技术方案及优点更加清楚明白，以下将结合附图及实施方式，对本发明中的信号延时电路及应用所述信号延时电路的主板作进一步详细描述及相关说明。

如图1所示，在一较佳实施方式中，一种主板100包括第一通信芯片10、第二通信芯片20及信号延时电路30。

所述第一通信芯片10与所述第二通信芯片20连接以相互之间进行信号传输。

所述信号延时电路30连接所述第一通信芯片10及所述第二通信芯片20，所述信号延时电路30用于将所述第一通信芯片10及所述第二通信芯片20之间所传输的信号进行延时。图2所示为所述信号延时电路30连接于所述第一通信芯片10及所述第二通信芯片20之间的电路图。

所述第一通信芯片10包括信号引脚sio_pwrok，所述第二通信芯片20包括信号引脚pch_pwrok，所述第一通信芯片10的信号引脚sio_pwrok通过电阻r1连接于第二通信芯片20的信号引脚pch_pwrok，所述第一通信芯片10的信号引脚sio_pwrok还通过电阻r2连接至电源+3v3_dsw。

所述信号延时电路30包括电源+5v_dsw、电源+3v3_dsw，所述电源+5v_dsw用于输出第一电源信号，所述电源+3v3_dsw用于在所述电源+5v_dsw输出所述第一电源信号的预设时间后输出第二电源信号。

所述信号延时电路30还包括第一开关单元32及第二开关单元34。

所述第一开关单元32包括第一电子开关q1、电阻r3、电阻r4及电容c1。所述第一电子开关q1的第一端通过电阻r3连接至所述电源+3v3_dsw、通过电阻r4接地、以及通过所述电容c1接地，所述电容c1为所述信号延时电路30中的整流滤波电容。所述第一电子开关q1的第二端接地。所述第一电子开关q1的第三端连接至所述第二开关单元34。

所述第二开关单元34包括第二电子开关q2及电阻r5，所述第二电子开关q2的第一端通过所述电阻r5连接至电源+5v_dsw，所述第二电子开关q2的第一端还连接至所述第一电子开关q1的第三端，所述第二电子开关q2的第二端接地，所述第二电子开关q2的第三端电连接于所述第一通信芯片的信号引脚sio_pwrok与所述第二通信芯片的信号引脚pch_pwrok之间的一公共端点p。所述公共端点p与所述第二通信芯片的信号引脚pch_pwrok电连接、并通过电阻r1与所述第一通信芯片的信号引脚sio_pwrok电连接。

在一具体实施例中，所述第一电子开关q1及所述第二电子开关q2均为n型场效应管。

所述第一电子开关q1的第一端对应于所述n型场效应管的栅极，所述第一电子开关q1的第二端对应于所述n型场效应管的源极，所述第一电子开关q1的第三端对应于所述n型场效应管的漏极。

所述第二电子开关q2的第一端对应于所述n型场效应管的栅极，所述第二电子开关q2的第二端对应于所述n型场效应管的源极，所述第二电子开关q2的第三端对应于所述n型场效应管的漏极。

在一实施例中，所述电源+5v_dsw用于输出5v电压，所述电源+3v3_dsw用于输出3.3v电压。

在一实施例中，在主板100开机时，所述电源+5v_dsw先开始上电一预设时间，接着，所述电源+3v3_dsw开始上电。如此，所述电源+5v_dsw与所述电源+3v3_dsw的上电时序相差预设时间。当主板100开机时，所述电源+5v_dsw先开始上电预设时间(例如10ms)，此时所述电源+3v3_dsw并没有上电工作，所述第一电子开关q1截止，所述电源+5v_dsw输出第一电源信号至所述第二电子开关q2的第一端，以使得所述第二电子开关q2导通。此时，所述第一通信芯片10的信号引脚sio_pwrok与所述第二通信芯片的信号引脚pch_pwrok之间公共端点p被置为低电平状态，此时所述第一通信芯片10与所述第二通信芯片20断开连接。

接着，当所述电源+5v_dsw上电预设时间后，所述电源+3v3_dsw也将开始上电。此时所述电源+3v3_dsw输出第二电源信号至所述第一电子开关q1的第一端，所述第一电子开关q1导通，并输出低电平的控制信号至所述第二电子开关q2，所述第二电子开关q2接收到所述低电平的控制信号后截止。此时所述第二电子开关q2的第三端与所述公共端点p断开连接，所述第一通信芯片10的信号引脚sio_pwrok所输出的通信信号将会正常传输至所述第二通信芯片20的信号引脚pch_pwrok。

由于所述电源+5v_dsw与所述电源+3v3_dsw的上电时序相差预设时间，如此使得所述第二电子开关q2先于所述第一电子开关q1预设时间内导通，便可使得所述第一通信芯片10的信号引脚sio_pwrok所输出的通信信号会延时预设时间后传输至所述第二通信芯片20的信号引脚pch_pwrok。

上述主板100通过在第一通信芯片10及第二通信芯片20之间设置信号延时电路30，以对所述第一通信芯片10与所述第二通信芯片20之间的信号进行延时。如此即可使得主板100中的第一通信芯片10与第二通信芯片20之间的信号时序正确，避免了主板不能开机的风险。

在一具体实施例中，所述第一通信芯片10为sio(superinputoutput，超级输入输出)芯片。

在一具体实施例中，所述第二通信芯片20为pch(platformcontrollerhub，平台控制器)芯片。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都将属于本发明保护的范围。