一种低频RC振荡器的时钟频率校准方法和系统与流程

本发明涉及集成电路技术领域，尤其是一种低频rc振荡器的时钟频率校准方法和系统。

背景技术：

低频时钟对于数字系统具有重要作用，特别是在soc中，因此产生一个满足频率和精度要求的低频、低功耗的常开时钟源是soc正常工作的关键。

为了替代外挂的低频晶体振荡器，目前在集成电路中通常是在芯片内部设计振荡器来为数字系统提供低频常开时钟，通常称为片上rc振荡器，简称rc振荡器；片上rc振荡器的频率和精度是由内部电阻及电容等参数决定的，而这些参数容易受到半导体制造工艺的影响，在工艺的实现过程中，电阻和电容可能存在较大的工艺偏差；另外，伴随着芯片工作温度的变化，片上rc振荡器的频率也会变化，从而使数字系统不能正确得到片上rc振荡器的当前时钟频率，影响芯片正常的工作。

在专利申请号为201610446124.1的中国专利中，公开了一种低频rc振荡器的时钟频率校准方法，该技术方案利用振荡器输出时钟进行计数，得到结果后再与期望计数值进行比较，如果与期望值不一致，则校准电路会调整振荡器的频率输出，重新进行时钟计数后再进行计数值比较；此过程需要一直循环直到频率正确为止，由于低频rc振荡器的时钟输出周期长，每个时钟周期的时间大致在微秒级别，因此该技术方案在用于低频rc振荡器时钟频率校准时，将会花费很长的时间，难以实现实时低功耗的输出校准频率。

技术实现要素：

为了解决上述问题，本发明的目的是提供一种低频rc振荡器的时钟频率校准系统，可以为soc提供实时低功耗的时钟校准输出。

本发明的另一个目的是提供一种低频rc振荡器的时钟频率校准方法，利用该方法能够实时快速地校准时钟频率。

本发明解决其问题所采用的技术方案是：

一种低频rc振荡器的时钟频率校准系统，包括低频rc振荡器、校准控制模块、晶振控制模块和校准模块；

低频rc振荡器为待校准的低频时钟源，用于为校准模块提供低频rc标准时钟；

校准控制模块，用于接收外部输入的校准使能信号，根据校准使能信号使能晶振控制模块和校准模块；

晶振控制模块，用于将外部高频晶振转换为高频标准晶振时钟，并将高频标准晶振时钟送至校准模块；

校准模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，得到校准频率值。

进一步，校准模块包括计数模块和除法模块；计数模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，并输出校准频率的计数值至除法模块；除法模块用于将计数值转换为校准频率值。

进一步，计数模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，包括：

根据低频rc标准时钟产生稳定持续的供高频标准晶振时钟采样的电平信号，电平信号中的高电平信号持续时间对应低频rc标准时钟的具体周期数；

高频标准晶振时钟对电平信号进行采样，每采样一个低频rc标准时钟的完整周期内的高电平，计数值加一，直至电平信号出现低电平为止，得到校准频率的计数值。

进一步，除法模块用于将计数值转换为校准频率值，包括：以低频rc标准时钟周期的具体数量值和高频标准晶振时钟的频率值之积作为被除数，以计数值作为除数，相除得到校准频率值。

进一步，校准控制模块，用于接收外部输入的校准使能信号，根据校准使能信号使能晶振控制模块和校准模块，包括：根据校准使能信号产生晶振使能信号和校准控制信号，利用晶振使能信号使能晶振控制模块，利用校准控制信号向计数模块下发计算任务。

进一步，校准控制模块还用于控制相邻两次校准过程的时间间隔，包括：相隔一个或一个以上的低频rc时钟周期，校准一次；或者根据相邻两次计数模块所得到的计数值之差的变化趋势，自适应调整相邻两次校准过程的时间间隔。

进一步，校准控制模块，根据相邻两次计数模块所得到的计数值之差的变化趋势，自适应调整相邻两次校准过程的时间间隔，包括：若相邻两次计数模块所得到的计数值之差变小，增大相邻两次校准过程的时间间隔；若相邻两次计数模块所得到的计数值之差变大，减小相邻两次校准过程的时间间隔。

一种低频rc振荡器的时钟频率校准方法，包括以下步骤：

a、将外部高频晶振转换为高频标准晶振时钟，以高频标准晶振时钟为校准用的标准时钟源；

b、输入待校准的低频rc标准时钟，通过高频标准晶振时钟选择出具体周期数的低频rc标准时钟。

c.根据具体周期数的低频rc标准时钟产生持续的电平信号，由高频标准晶振时钟对电平信号进行采样计数，得到校准频率的计数值。

d.将计数值转换为校准频率值。

进一步，步骤c中，由高频标准晶振时钟对电平信号进行采样计数，包括：每采样一个低频rc标准时钟的完整周期内的高电平，计数值加一，直至电平信号出现下降沿，变为低电平为止。

进一步，步骤d中，将计数值转换为校准频率值，包括：以低频rc标准时钟周期的具体数量值和高频标准晶振时钟的频率值之积作为被除数，以计数值作为除数，相除得到校准频率值。

本发明的有益效果是：本发明提供的一种低频rc振荡器的时钟频率校准系统，利用高频标准晶振时钟对低频rc标准时钟进行校准，不需要再将低频rc标准时钟作为标准时钟源，在保证校准精度的基础上，大大降低了整个校准流程的时间，而且进一步降低了系统功耗；本发明提供的一种低频rc振荡器的时钟频率校准方法，将高频标准晶振时钟作为标准时钟源，加快了校准流程。因此，本发明的校准系统可以为soc提供实时低功耗的时钟校准输出；利用本发明的校准方法能够实时快速地校准时钟频率。

附图说明

下面结合附图给出本发明较佳实施例，以详细说明本发明的实施方案。

图1是本发明的校准系统的结构框图；

图2是本发明的校准系统的计数模块的计数原理图；

图3是本发明的校准系统的校准控制模块的校准启动方式图。

具体实施方式

在本说明书中，soc指systemonchip，即片上系统芯片；rc振荡器即resistancecapacitanceoscillator，也叫阻容振荡器。

参照图1，本发明的一种低频rc振荡器的时钟频率校准系统，其特征在于：包括低频rc振荡器、校准控制模块、晶振控制模块和校准模块；低频rc振荡器为待校准的低频时钟源，用于为校准模块提供低频rc标准时钟；校准控制模块，用于接收外部输入的校准使能信号，根据校准使能信号使能晶振控制模块和校准模块；晶振控制模块，用于将外部高频晶振转换为高频标准晶振时钟，并将高频标准晶振时钟送至校准模块；校准模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，得到校准频率值。

具体地，校准控制模块与外部的数字系统连接，数字系统将校准使能信号传至校准控制模块，低频rc振荡器作为数字系统的常开时钟源；晶振控制模块将外部高频晶振进行电平转换，以转换为数字系统内部可用的高频标准晶振时钟，晶振控制模块具有可开关的特性，在不使用时可以关闭。本发明的校准系统在不增加低频rc振荡器电路规模的基础上就能完成时钟频率的校准，并且整个校准系统由数字电路构成，降低了rc振荡器的设计难度，便于技术人员实施；以高频标准晶振时钟来校准低频rc标准时钟，无需利用低频rc标准时钟作为时钟源，大大加快了校准流程，能够为soc提供实时低功耗的时钟校准输出。

其中，校准模块包括计数模块和除法模块；计数模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，并输出校准频率的计数值至除法模块；除法模块用于将计数值转换为校准频率值。

其中，参照图2，计数模块，利用高频标准晶振时钟对低频rc标准时钟进行校准，包括：

根据低频rc标准时钟产生稳定持续的供高频标准晶振时钟采样的电平信号，电平信号中的高电平信号持续时间对应低频rc标准时钟的具体周期数；

高频标准晶振时钟对电平信号进行采样，每采样一个低频rc标准时钟的完整周期内的高电平，计数值加一，直至电平信号出现低电平为止，得到校准频率的计数值。

其中，除法模块用于将计数值转换为校准频率值，包括：以低频rc标准时钟周期的具体数量值和高频标准晶振时钟的频率值之积作为被除数，以计数值作为除数，相除得到校准频率值，并将校准频率值输出到数字系统。优选地，在本实施例中，计数模块得到的计数值位宽为35位，所以除法模块应当设计成35位除法电路，完成一次除法运算所花费的时间为35个高频标准晶振时钟的周期。

其中，校准控制模块，用于接收外部输入的校准使能信号，根据校准使能信号使能晶振控制模块和校准模块，包括：根据校准使能信号产生晶振使能信号和校准控制信号，利用晶振使能信号使能晶振控制模块，利用校准控制信号向计数模块下发计算任务。

其中，参照图3，校准控制模块还用于控制相邻两次校准过程的时间间隔，包括：相隔一个或一个以上的低频rc时钟周期，校准一次；或者根据相邻两次计数模块所得到的计数值之差的变化趋势，自适应调整相邻两次校准过程的时间间隔。

校准控制模块，根据相邻两次计数模块所得到的计数值之差的变化趋势，自适应调整相邻两次校准过程的时间间隔，包括：若相邻两次计数模块所得到的计数值之差变小，增大相邻两次校准过程的时间间隔；若相邻两次计数模块所得到的计数值之差变大，减小相邻两次校准过程的时间间隔。

具体地，校准控制模块会基于数字系统的输入，控制相邻两次校准过程的时间。若相邻两次计数模块所得到的计数值之差变小，则说明低频rc振荡器此时输出的时钟频率变化较小，即输出的时钟频率较稳定，可以减少校准次数，以减小soc的整体耗电功耗，于是校准控制模块会自适应该时钟频率的变化规律，增大相邻两次校准过程的时间间隔；反之，若相邻两次计数模块所得到的计数值之差变大，则说明低频rc振荡器此时输出的时钟频率变化较大，即输出的时钟频率不稳定，为了减小误差，需要增加校准次数，即减小相邻两次校准过程的时间间隔。优选地，在本实施例中，校准控制模块能够存储相邻两次校准过程的的计数值之差和时间间隔，并建立两者的映射，根据映射关系来控制相邻两次校准过程的时间间隔。因此，校准控制模块可以自适应低频rc振荡器输出的时钟频率变化幅度，让校准系统的耗电功耗在整个时间域上的分配更为合理。

在本实施例中，校准控制模块控制整个校准系统完成一次校准流程，包括：

步骤1、启动校准流程后，判断soc所处的工作模式。若soc处在关机或待机模式，进入步骤2；若soc处在工作模式，直接进入步骤4；

步骤2、使能晶振工作电源，目的是为步骤3做好准备；

步骤3、使能晶振控制模块，产生高频标准晶振时钟；

步骤4，将高频标准晶振时钟作为参考时钟，对低频rc标准时钟进行采样计数，得到计数值；

步骤5、将采样计数所得的计数值作除法操作，得到的商即为校准频率值；

步骤6、在频率校准计算完成后，判断soc的工作模式。若soc处在关机或待机模式，则进入步骤7；若soc处在工作模式，则直接进入步骤9。

步骤7、关闭晶振控制模块，使高频标准晶振时钟失效；

步骤8、等到高频标准晶振时钟失效后，关闭晶振工作电源；

步骤9、此次校准结束，完成校准。

本发明的一种低频rc振荡器的时钟频率校准方法，包括：

a、将外部高频晶振转换为高频标准晶振时钟，以高频标准晶振时钟为校准用的标准时钟源；

b、输入待校准的低频rc标准时钟，通过高频标准晶振时钟选择出具体周期数的低频rc标准时钟。

c.根据具体周期数的低频rc标准时钟产生持续的电平信号，由高频标准晶振时钟对电平信号进行采样计数，得到校准频率的计数值。

d.将计数值转换为校准频率值。

其中，步骤c中，由高频标准晶振时钟对电平信号进行采样计数，包括：每采样一个低频rc标准时钟的完整周期内的高电平，计数值加一，直至电平信号出现下降沿，变为低电平为止。

其中，步骤d中，将计数值转换为校准频率值，包括：以低频rc标准时钟周期的具体数量值和高频标准晶振时钟的频率值之积作为被除数，以计数值作为除数，相除得到校准频率值。

本发明的校准方法利用高频标准晶振时钟作为标准时钟源，能够更加快速地实现校准，并且减少soc的功耗。

以上内容对本发明的较佳实施例和基本原理作了详细论述，但本发明并不局限于上述实施方式，熟悉本领域的技术人员应该了解在不违背本发明精神的前提下还会有各种等同变形和替换，这些等同变形和替换都落入要求保护的本发明范围内。