本申请享受以日本专利申请2017－56533号(申请日：2017年3月22日)以及日本专利申请2017－168780号(申请日：2017年9月1日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。
本发明的实施方式涉及半导体装置。
背景技术：
作为数据传送的一个例子，已知有基于光电耦合器的光传送等。在这样的光传送中，存在数据从发送侧(初级侧)经由光电耦合器传送到接收侧(次级侧)、并且时钟从接收侧经由另一光电耦合器传送到发送侧的情况。
在该情况下，若在使用了光电耦合器等的数据传送时产生传送延迟，则发送侧与接收侧变得非同步，可能在接收侧引发数据错误。
技术实现要素：
本发明的实施方式提供一种即使发送侧与接收侧非同步、也能够不易引发接收侧的数据错误的半导体装置。
实施方式的半导体装置具备第1耦合器部、编码电路、第2耦合器部以及解调电路。编码电路基于经由第1耦合器部输入的时钟将数字数据进行差分曼彻斯特编码而输出编码数据。解调电路包含：第1采样电路，基于被设定为经由第2耦合器部输入的编码数据的频率的2倍的采样频率，将编码数据采样而输出第1样本数据；第2采样电路，基于采样频率，将比第1采样电路在时间上靠前的定时的编码数据采样而输出第2样本数据；判定电路，判定第1以及第2样本数据是否一致；以及选择电路，基于判定电路的判定数据，从第1样本数据之中选择第偶数个被采样的第1相位数据、以及第奇数个被采样的第2相位数据中的某一方。
附图说明
图1是第1实施方式的半导体装置的概略的框图。
图2是第1实施方式的半导体装置的时序图。
图3是概略地表示第1实施方式的解调电路的框图。
图4是概略地表示第1实施方式的错误检测电路的框图。
图5是第1实施方式的半导体装置的流程图。
图6是表示第1样本数据q的选择的切换动作顺序的流程图。
图7(a)是表示第1样本数据q的选择的切换动作内容的一个例子的示意图。
图7(b)是表示第1样本数据q的选择的切换动作内容的其他一个例子的示意图。
图8是第2实施方式的错误检测电路的概略的框图。
图9是第2实施方式的半导体装置的时序图。
图10是第3实施方式的半导体装置的概略的框图。
图11(a)是表示图10所示的耦合器部的电路的一个例子的图。
图11(b)是表示图10所示的耦合器部的电路的其他一个例子的图。
图11(c)是表示图10所示的耦合器部的电路的另一其他一个例子的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并非限定本发明。
(第1实施方式)
图1是第1实施方式的半导体装置1的概略的框图。另外，图2是图1所示的半导体装置1的时序图。
如图1所示，本实施方式的半导体装置1具备频率转换电路2、第1光电耦合器3、adc(analogtodigitalconverter)4、编码电路5、第2光电耦合器6、以及解调电路7。
频率转换电路2将从外部输入的时钟ck0的频率转换而生成时钟ck1以及时钟ck2。时钟ck1的频率是时钟ck0的频率的2倍，时钟ck2的频率是时钟ck0的频率的4倍。频率转换电路2例如先从时钟ck0生成时钟ck2，之后，将时钟ck2分频而生成时钟ck1。
第1光电耦合器3具有第1发光元件31以及第1受光元件32。在第1光电耦合器3中，时钟ck1被从第1发光元件31向第1受光元件32进行光传送。第1受光元件32将时钟ck1分别向adc4以及编码电路5输出。
adc4基于经由第1光电耦合器3输入的时钟ck1，将模拟数据转换为数字数据d0。此外，在数字数据d0向半导体装置1直接输入的情况下，不需要adc4。
编码电路5基于经由第1光电耦合器3输入的时钟ck1，生成将数字数据d0进行差分曼彻斯特编码而得到的编码数据d1。编码数据d1的频率与时钟ck1的频率相同。
关于差分曼彻斯特编码后的编码数据d1，如图2所示，数字数据d0的数据值“0”成为与前一个的数据值相同的符号。另一方面，数据值“1”成为与前一个的数据值相反的符号。
返回图1，第2光电耦合器6具有第2发光元件61以及第2受光元件62。第2发光元件61将编码数据d1向第2受光元件62进行光发送。第2受光元件62将光接收后的编码数据d1即受光数据d2向解调电路7输出。受光数据d2的相位如图2所示，相对于编码数据d1的相位延迟了时间t。
上述第1发光元件31以及第2发光元件61例如使用发光二极管而构成。另外，第1受光元件32以及第2受光元件62例如使用光电二极管而构成。第1光电耦合器3以及第2光电耦合器6可以如本实施方式那样为相互独立的光器件，也可以是一体化后的光器件。并且，也可以取代光电耦合器，而采用基于线圈对的磁耦合、基于电容器的电容耦合、使用了磁阻元件的磁耦合等电化学耦合元件。
另外，半导体装置1也可以将adc4、编码电路5、第1受光元件32、以及第2发光元件61作为数据发送侧(一次侧)的半导体芯片而构成，将频率转换电路2、第1发光元件31、第2受光元件62、以及解调电路7作为数据接收侧(二次侧)的半导体芯片而构成。
图3是解调电路7的概略的框图。解调电路7具有错误检测电路71、选择电路72、以及解码电路73。首先，参照图4对错误检测电路71进行说明。
图4是错误检测电路71的概略的框图。错误检测电路71具有第1采样电路711、延迟电路712、第2采样电路713、以及判定电路714。
第1采样电路711具有基于时钟ck2对受光数据d2进行过采样的触发器。时钟ck2的频率被设定为受光数据d2(编码数据d1)的频率的2倍。即，第1采样电路711的采样频率是受光数据d2的频率的2倍。
延迟电路712设于第2采样电路713的前级，具有串联连接的偶数个逆变器712a。根据延迟电路712中所设定的延迟时间τ，第2采样电路713将比第1采样电路711在时间上靠前的定时的受光数据d2过采样。
第2采样电路713具有基于时钟ck2对延迟数据d3进行过采样的触发器。如图2所示，第2采样电路713将相比于第1采样电路711延迟了延迟时间τ的延迟数据d3过采样。由于将延迟数据d3过采样，因此延迟电路712的延迟时间τ被设定为比上述采样频率(时钟ck2的频率)的倒数即采样周期ts短的时间。
返回图4，判定电路714包含判定从第1采样电路711输出的第1样本数据q的电平与从第2采样电路713输出的第2样本数据r的电平是否一致的xor电路。判定电路714的判定数据a被向选择电路72输入。
紧接着以上说明的错误检测电路71，对图3所示的选择电路72进行说明。选择电路72具有第1存储电路721、第2存储电路722、第3存储电路723、以及比较电路724。第1存储电路721具有多个触发器721a。在这些触发器721a中，根据采样的顺序暂时存储多个第1样本数据q。
第2存储电路722具有暂时存储上述判定电路714的判定数据a的触发器。第3存储电路723具有将用于识别第1相位数据与第2相位数据的标志暂时存储的触发器。
在本实施方式中，第1采样电路711的第1样本数据q如图2所示，被分类为相位互不相同的第1相位数据q0、q2、q4与第2相位数据q1、q3、q5。换言之，各第1相位数据相当于第偶数个第1样本数据q，各第2相位数据相当于第奇数个第1样本数据q。
同样，第2采样电路713的第2样本数据r也被分类为第1相位数据r0、r2、以及r4和第2相位数据r1、r3、以及r5。
存储于第3存储电路723的标志表示，第1样本数据q之中从选择电路72输出的选择数据被设定为第1相位数据与第2相位数据中的哪一个。另外，在上述判定电路714的判定数据a表示第1样本数据q与第2样本数据r的不一致的情况下，切换该标志。
例如，若在第1相位数据被设定为选择数据时表示上述不一致的判定数据a存储于第2存储电路722，则通过标志的切换，将选择数据从第1相位数据切换为第2相位数据。
在切换了上述标志时，比较电路724比较存储于第1存储电路721的第1样本数据q彼此，并基于比较结果决定是否向解码电路73输出q1。
解码电路73通过将由选择电路72选择出的选择数据解码，生成数字数据d4。数字数据d4相当于在编码电路5中被进行差分曼彻斯特编码之前的数字数据d0。此外，也可以为了调整数字数据d4的输出定时，将未图示的fifo(firstinfirstout)电路设于解码电路73的后级。
以下，对本实施方式的半导体装置1的动作进行说明。图5是半导体装置1的流程图。这里，对关于数据处理的动作顺序进行说明。
首先，adc4将模拟数据进行数字转换，将数字数据d0向编码电路5输出(步骤s1)。在本实施方式中，数字数据d0是频率被设定为25mhz的串行数据。
接下来，编码电路5将数字数据d0进行差分曼彻斯特编码，将编码数据d1向第2光电耦合器6输出(步骤s2)。编码数据d1的频率是数字数据d0的频率的2倍，即50mhz。
接下来，第2光电耦合器6将编码数据d1进行光传送(步骤s3)。其结果，该编码数据d1被转换为受光数据d2。受光数据d2的频率与编码数据d1的频率相同，即50mhz。
接下来，第1采样电路711以及第2采样电路713在不同定时将受光数据d2过采样(步骤s4)。接下来，判定电路714进行第1样本数据q的错误判定(步骤s5)。这里，参照图2详细地说明步骤s5的动作。
在步骤s5中，考虑判定电路714例如比较图2所示的第2相位数据q1与第2相位数据r1的情况。在该情况下，根据图2，两数据不一致，因此判定电路714将表示第2相位数据q1为错误的判定数据a向选择电路72输出。
在第2相位数据q1与第2相位数据r1的比较之后，由判定电路714比较第1相位数据q0与第1相位数据r0。根据图2，两数据在高电平一致。这意味着在第1相位数据q0的紧前(严格来说是延迟时间τ之前)不存在受光数据d2的电平跃迁。在该情况下，判定电路714将表示第1相位数据q0不是错误的判定数据a向选择电路72输出。
在本实施方式中，由于受光数据d2被差分曼彻斯特编码，因此其电平以短周期跃迁。另外，第1采样电路711以及第2采样电路713的采样频率被设定为受光数据d2的频率的2倍。因此，在第1样本数据q中，第1相位数据与第2相位数据的至少一方成为可靠性较高的正确的数据。
在步骤s5中，每当判定电路714输出判定数据a时，选择电路72进行在第1样本数据q之中选择第1相位数据与第2相位数据中的某一方而向解码电路73输出或者不输出数据的某一个动作。(步骤s6)。
在选择电路72的设于第1存储电路721的各触发器721a中交替存储第1样本数据q的第1相位数据与第2相位数据。此时，在第3存储电路723中，若初始设定有将第1相位数据作为选择样本的标志，则仅第1相位数据从第1存储电路721向解码电路73输出。解码电路73将该第1相位数据解码(步骤s7)。
此外，在步骤s5中，在判定电路714判定为不仅第1相位数据、第2相位数据也不是错误的情况下，可以以任一个相位数据解码。在本实施方式中，优先地选择标志所设定的相位数据。
另外，在步骤s6中，设想选择电路72所选择的选择数据、换言之正确的相位数据在受光数据d2的接收中在第1样本数据q的第1相位数据与第2位数据之间切换的情况。因此，关于引发了这种情况时的数据选择的切换动作，参照图6以及图7进行说明。
图6是表示第1样本数据q的选择的切换动作顺序的流程图。图7是表示第1样本数据q的选择的切换动作内容的示意图。
例如，在判定电路714将第1相位数据q0判定为错误数据的情况下，选择电路72的比较电路724比较在第1相位数据q0的紧前存储于第1存储电路721中的第2相位数据q1(第1存储数据)、以及在第2相位数据q1的前一个存储于第1存储电路721的第1相位数据q2(第2存储数据)(步骤s61)。
在本实施方式中，由于采样对象的受光数据d2被差分曼彻斯特编码，因此在它们不一致的情况下，第2相位数据q1与第1相位数据q2的边界表示数据的划分。在该情况下，由于在第1相位数据q0的紧前采样的第2相位数据q1成为取代第1相位数据q0的正确的数据，因此比较电路724选择第2相位数据q1(步骤s62)。
在步骤s61中，在第2相位数据q1与第1相位数据q2一致的情况下，比较电路724比较第1相位数据q2和在第1相位数据q2的前一个存储于第1存储电路721的第2相位数据q3(第3存储数据)(步骤s63)。在它们不一致的情况下，第1相位数据q2与第2相位数据q3的边界表示数据的划分。在该情况下，比较电路724将在第1相位数据q0的紧后采样的第2相位数据q11选择为取代第1相位数据q0的数据(步骤s64)。
在步骤s64～步骤s68中，与上述步骤s61～步骤s64相同，比较电路724依次追溯比较第1相位数据以及第2相位数据，根据其比较结果，选择第2相位数据q1或者第2相位数据q11。例如，在选择了第2相位数据q1的情况下，第2相位数据q1取代第1相位数据q0被送向解码电路73。另外，在选择了第2相位数据q11的情况下，其周期中哪一个相位数据都不被送向解码电路73。然后，下一个周期被采样的第2相位数据q11取代第1相位数据q0被送向解码电路73。
此外，图7(a)示意地表示步骤s65以及步骤s66的动作。另一方面，图7(b)示意地表示步骤s67以及步骤s68的动作。另外，在本实施方式中，受光数据d2被差分曼彻斯特编码，进而以其频率的2倍的采样频率被过采样。因此，即使在受光数据d2的接收中产生了错误数据，只要相互比较从该错误数据起至少前5个的第1样本数据q，就能够将错误数据的紧前或者紧后的相位数据确定为正确的数据。
根据以上说明的本实施方式，在数据发送侧，数据被进行以短时间进行电平跃迁的差分曼彻斯特编码而被光发送。另一方面，在数据接收侧，光接收的数据在第1采样电路711以及第2采样电路713中分别以不同的定时、以2倍的采样频率被过采样。之后，各采样电路的样本数据被在判定电路714中判定。
判定电路714的判定数据a相当于第1采样电路711的样本数据的紧前的受光数据d2的电平跃迁的有无、换言之是该样本数据的可靠性。因此，通过将可靠性较高的样本数据解码，能够不易在接收侧引发数据错误。
(第2实施方式)
关于第2实施方式的半导体装置，以与第1实施方式不同的点为中心进行说明。在本实施方式中，解调电路7在具有错误检测电路81这一点与第1实施方式不同。
图8是第2实施方式的错误检测电路的概略的框图。另外，图9是第2实施方式的半导体装置的时序图。
图8所示的错误检测电路81具有第1采样电路811、第2采样电路812、以及判定电路813。第1采样电路811与在第1实施方式中说明过的第1采样电路711相同，因此这里省略说明。
第2采样电路812以与第1采样电路811相同的采样频率，将受光数据d2过采样。此时，第2采样电路812如图9所示，基于将时钟ck2反转后的时钟ck3的定时，将受光数据d2过采样。在该情况下，第2采样电路812的第2样本数据r与第1实施方式相同，相比第1采样电路811的第1样本数据q在时间上靠前的定时的波形被采样。
判定电路813与在第1实施方式中说明的判定电路714相同，判定第1样本数据q与第2样本数据r是否一致，将判定数据a向选择电路72输出。此外，在错误检测电路81中，为了以相同的定时将第1样本数据q以及判定数据a向选择电路72输入，也可以在第1采样电路811的后级以及判定电路813的后级分别设有未图示的触发器。
根据以上说明的本实施方式，通过使用时钟ck3，第2采样电路812能够将比第1采样电路811在时间上靠前的定时的受光数据d2过采样。之后，与第1实施方式相同，选择可靠性较高的数据而解码。由此，能够不易在接收侧引起数据错误。
另外，在本实施方式中，不再需要在第1实施方式中说明的延迟电路712。在该情况下，延迟电路712的特性变动所引起的延迟时间的偏差消失。因此，第2采样电路812的采样动作稳定，所以能够进一步提高数据接收的可靠性。
(第3实施方式)
在上述第1实施方式以及第2实施方式中，作为信号传送机构的一个例子，说明了将来自发光元件31、61的光信号维持绝缘状态地由受光元件32、62接收的耦合器部。然而，不仅是收发光信号的光耦合装置等绝缘装置，耦合器部也可以是例如利用磁耦合或电容耦合的电耦合(galvaniccoupling)元件以非接触的方式传送信号的绝缘装置。
在通过磁耦合进行信号传送的情况下，例如将发送芯片侧的线圈与接收芯片侧的线圈以磁耦合的方式配置即可。或者，也可以在发送芯片侧设置线圈，并且在接收芯片侧设置电阻电桥电路或磁阻元件。
另外，在通过电容耦合进行信号传送的情况下，例如也可以在发送芯片与接收芯片之间设置电容器，将该电容器的一个电极连接于发送芯片，将另一个电极连接于接收芯片。
即使是通过磁耦合或电容耦合进行信号传送的绝缘装置，也在数据发送侧，通过被进行以短时间进行电平跃迁的差分曼彻斯特编码的信号、或调制后的ook(on-offkeying)信号等发送数据。另一方面，在数据接收侧，接收到的数据在第1采样电路711以及第2采样电路713中分别以不同的定时、以2倍的采样频率被过采样。之后，各采样电路的样本数据在判定电路714中被判定。
判定电路714的判定数据a相当于第1采样电路711的样本数据的紧前的接收数据d2的电平跃迁的有无、换言之是该样本数据的可靠性。因此，通过将可靠性较高的样本数据解码，能够不易在接收侧引发数据错误。
另外，通过使用时钟ck3，第2采样电路812能够将比第1采样电路811在时间上靠前的定时的受光数据d2过采样。之后，与第1实施方式相同，选择可靠性较高的数据而解码。由此，当然能够在接收侧不易引发数据错误。
图10是第3实施方式的半导体装置的概略的框图。在图10中，对与上述第1实施方式的半导体装置1相同的构成要素标注相同的符号，省略详细的说明。
如图10所示，本实施方式的半导体装置3取代第1光电耦合器3以及第2光电耦合器6而具备第1耦合器部130以及第2耦合器部160这一点，与第1实施方式的半导体装置1不同。这里，参照图11(a)～图11(c)对第1耦合器部130以及第2耦合器部160的电路例进行说明。
在图11(a)所示的第1耦合器部130，取代第1光电耦合器3的发光元件31而设置发送线圈131a，并且取代受光元件32而设置接收线圈132a。另外，在图11(a)所示的第2耦合器部160，取代第2光电耦合器6的发光元件61而设置发送线圈161a，并且取代受光元件62而设置接收线圈162a。
在图11(b)所示的第1耦合器部130中，取代发光元件31而设置发送线圈131b，并且取代受光元件32而设置磁阻元件132b。另外，在图11(b)所示的第2耦合器部160中，取代发光元件61而设置发送线圈161b，并且取代受光元件62而设置磁阻元件162b。
在图11(c)所示的第1耦合器部130中，取代发光元件31以及受光元件32而设置电容耦合元件130c，并且在第2耦合器部160中，取代发光元件61以及受光元件62而设置电容耦合元件160c。
在图11(a)～图11(c)所示的第1耦合器部130以及第2耦合器部160中，各线圈、各磁阻元件、以及各电容耦合元件这样的无源元件在框架(不图示)上绝缘，并与编码电路5、解调电路7、频率转换电路2、以及adc4的某一个电连接。另外，这些无源元件可以分别配置，也可以作为混装于上述各电路的半导体芯片而配置。在本实施方式的半导体装置3中，采用了经由第1耦合器部130以及第2耦合器部160将数据发送侧(初级侧)的半导体芯片与数据接收侧(次级侧)的半导体芯片之间在电气(galvanic)上绝缘的构成。
并且，在第1耦合器部130以及第2耦合器部160中，在框架上将包含发送电路的发送芯片与包含接收电路的接收芯片绝缘地配置。在接收芯片上或者发送芯片上，将绝缘的上述线圈或上述电容耦合元件等无源元件的层叠体集成。另外，第1耦合器部130以及第2耦合器部160也包含作为独立的元件与收发芯片耦合的情况。并且，这些收发芯片与框架通过引线连接，并利用树脂密封。
上述收发芯片例如被由硅凝胶或硅橡胶构成的封装树脂覆盖。并且，除了封装树脂之外，也被模制树脂密封，作为半导体装置而构成。出于确保分别设于收发电路的基准电压产生电路部等的电路的动作的同一性的观点，期望该封装树脂的厚度为实际上相同的量、厚度。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并非意图限定发明的范围。这些实施方式能够以其他各种形态实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，同样也包含在权利要求书所记载的发明及其等效的范围内。