一种基于LDPC/Turbo码的双模数据重组网络的制作方法

本发明属于无线通信系统信道编解码领域，涉及一种基于ldpc/turbo码的双模数据重组网络。

背景技术：

目前国外有很多关于双模译码器的文献研究资料关于ldpc码和turbo码的计算单元和存储结构的共用问题。而对于译码计算单元外部的数据重组单元，ldpc码移位网络和turbo码的交织网络分开工作，占用各自的逻辑单元。至今没有文献讨论将ldpc码的移位网络与turbo码的交织网络实现共用的文献与研究。

本发明通过在matla平台上对td-lte标准下不同码长不同并行turbo码交织地址进行仿真，总结发现可以用ldpc码移位网络中的移位器求turbo码的块内置换地址，实现两个网络部分共用，节省了双模资源的占用。

技术实现要素：

基于turbo码块内置换地址移位规律，我们提出用存储器和ldpc码的移位网络代替传统的qpp实时交织地址产生器。对于需要存储的基本序列和移位值，可以通过matlab产生的数据，对其生成mif文件后得到初始化存储器rom，在fpga实现时可对altera的ip核进行直接调用。通过将预先存储的基本置换地址送入移位寄存器进行移位操作，可以得到当前时刻所需的块内置换地址。再根据当前时刻的块内置换地址，对送入交织器中的数据进行子块间的交织。这种方法使ldpc码移位网络和turbo码交织网络有了可以共用的结构。

本发明设计如下：

本发明设计总体框图如图1所示。该双模共用数据重组结构根据模式mode来选择输入与输出。在ldpc模式下，输入ldpc码后验信息，根据移位值存储器1中的读取的移位值来进行循环移位，输出重组后的ldpc码后验信息。参数p为并行度，此时等于ldpc码的扩展因子。在turbo模式下，参数p为turbo译码的并行度，即子块个数。可通过查表法获得不同码长turbo码的基本序列，根据移位值存储器2存储的移位值，对基本置换地址进行移位获得当前时刻需要的块内置换地址。再将turbo码后验信息和该块内置换地址输入交织/解交织器获得重组后的turbo数据输出。turbo码交织/解交织后的读/写信息也是通过预先存储在rom中的方式得到。输出后的p个turbo码最后根据地址信息读出/写入turbo后验信息ram。

为了支持wimax标准下ldpc码6种码率的译码，移位器存储器1中有一组rom存储了所有码率的基矩阵对应的非负元素值，另一组rom存储每个分量码非负元素对应的列号。每组6块rom，每个rom存储6种码率同一行的非负元素或列号。对于turbo码移位值的存储，因并行度决定了移位值的位宽，不同并行度下的移位值存储在不同的rom组中。

p个位宽为w的数据的移位操作，可以分成w组p比特数据进行相同的移位，然后重新拼接成p个位宽为w的数据。因此，每次数据重组时，需在移位寄存器和交织/解交织器中调用与位宽相等的子单元数量。假设turbo码后验信息位宽为7，并行度为8，数据重组网络内部结构如图2所示。

循环移位器由比特分离单元、子移位器和比特合并单元组成。对于位宽为3的8个块内置换地址d0～d7，按照每个比特的位置分离成3个位宽为8比特的数据，送入三个子移位器。这三个子移位器的移位数值sft是一致的，移位后又经过比特合并单元，取每个数据相同位置的比特，重新合并成8个数据d0～d7。这8个数据即为所需要的块内置换地址。交织器同样由比特分离单元、子交织器和比特合并单元组成。对于8个后验信息位宽为7比特的turbo码数据i0～i7，在交织器中需要7个子交织器。每个子交织器按照输入的块内置换地址指示，对分离重组的8比特数据进行交织。最后，对子交织器输出的7个数据同一位置的比特进行合并，输出完成数据重组的turbo码后验信息i0～i7。在数据重组时，调用的子移位器的数量由参数p的位宽决定，而调用的子交织器的数量由后验信息的位宽决定。在本发明的设计中，设置了子移位器和子交织器的最大数目为9。使得分开工作的turbo码/ldpc码数据重组网络有了可以共用的结构，且节约了资源消耗和存储占用。

该方法在并行度为4时对所有码长的实现具有通用性。各码长所需存储基本置换地址分为“0、1、2、3”和“0、3、2、1”两种，因码长过多故不在此一一列举。而在并行度为12的情况下，所有码长能被12整除的码长也都满足这一规律。而并行度为12时，只有能被12整除的码长才能完成无冲突的并行译码。因此可以认为，这一方法在并行度为12时也具有通用性。图3所示为并行度为12时各码长所需存储的基本置换地址。图4基本置换地址符合特殊情况的部分turbo码。基本置换地址满足此种情况的码长，可去掉交织器和解交织器，按照存储的移位值直接对turbo码后验信息进行循环移位，输出即为数据重组后的turbo码。

附图说明：1.图1为设计总体框图

2.图2为数据重组网络内部结构

3.图3为并行度为12时各码长所需存储的基本置换地址

4.图4为基本置换地址符合特殊情况的部分turbo码。

技术特征：

技术总结
本发明涉及一种基于LDPC/Turbo的双模译码器的数据重组网络，其特征在于用存储器和LDPC码的移位器代替传统的交织地址存储法和QPP交织地址实时计算法。通过预先存储一组基本置换地址和相应的移位值，可以得到每个时钟周期所需要的块内置换地址。这种方法用存储器和LDPC码的移位网络代替了传统的QPP交织地址产生器，使LDPC码/Turbo码数据重组网络达到了共用的目的。该方法最直观的优点是使得分开工作的Turbo码/LDPC码数据重组网络有了可以共用的结构，且在资源消耗和存储占用方面与传统方法相比有明显的优势。

技术研发人员：王秀敏;常虹;葛婷婷;李君;肖英
受保护的技术使用者：中国计量大学
技术研发日：2018.01.22
技术公布日：2018.05.25