用于模数转换器前端的动态抗混叠滤波器的制作方法

要求优先权

本申请要求arthurj.kalbetal.于2016年11月13日提交的题为“interference-immunediagnosticqualityecgrecordingforwirelesspatientmonitoringapplications”的美国临时专利申请序列号62/421,344、和arthurj.kalbetal.于2016年11月14日提交的题为“interference-immunediagnosticqualityecgrecordingforwirelesspatientmonitoringapplications”的美国临时专利申请序列号62/421,650、和arthurj.kalbetal.于2017年5月1日提交的题为“quantizationnoisecancellationinafeedbackloop”的美国临时专利申请序列号62/492,406的优先权的权益，其全部内容通过引用并入本文。

本公开通常涉及集成电路，更具体而非限制性地涉及用于模数转换器的低噪声精密输入级

背景技术：

在许多电子应用中，模数转换器(adc)可将表示真实世界现象(例如光、声音、温度或压力)的模拟电信号转换为数字处理的数字输出信号，例如用于进一步的信号处理。例如，在精密测量系统中，电子设备可以配备一个或多个传感器来进行测量并生成模拟信号。模拟信号可被提供给adc以生成数字输出信号以供进一步处理。

adc可以在很多地方找到，例如宽带通信系统、音频系统、接收机系统等。adc可用于广泛的应用领域，包括通信、能源、医疗保健、仪器仪表和测量、电机与动力控制、工业自动化以及航空航天/国防等。

技术实现要素：

模数转换器(adc)可用于各种应用，例如在无线患者监护应用中。本发明人已经认识到，要解决的一个问题是由于带外噪声或干扰的采样导致的混叠。本发明人已经认识到，在adc电路之前耦合的动态抗混叠滤波器(aaf)可以包括旁路开关，该旁路开关在旁路开关转向时可以由于电荷注入和电容耦合而将大量电荷注入到aaf滤波电容器，这会导致adc输入端的差分误差。本发明人通过认识到可以将自举旁路开关结合到动态aaf滤波器中来解决该问题，该动态aaf滤波器可以独立于输入信号进行电荷注入和电容耦合。因此，建立时间的要求可以大大放宽，这样可以在驱动aaf滤波器和adc的放大器的噪声混叠和功耗/带宽之间提供更好的折衷。

在一些方面中，本公开涉及模拟前端(afe)系统，包括具有滤波旁路开关的抗混叠滤波电路，被配置为提供独立于输入信号的电荷注入和时钟馈通中的至少一种。所述afe系统包括：模数转换器(adc)电路的至少一个采样电容器，被配置为采样所述抗混叠滤波电路的输出；增益或缓冲电路，包括输入以接收所述输入信号；和耦合所述增益或缓冲电路的输出的抗混叠滤波电路，所述滤波电路包括：滤波电阻器；耦合所述滤波电阻器的端子的滤波电容器；和滤波旁路开关，以自举构造连接从而将所述滤波旁路开关的控制端子拉到电源电压的上方或下方，所述滤波旁路开关与所述滤波电阻器并联，所述滤波旁路开关包括on状态和off状态，其中当处于on状态时，所述滤波旁路开关被配置为旁路所述滤波电阻器，从而允许所述增益或缓冲电路通过所述滤波旁路开关驱动至少一个采样电容器；和其中当处于off状态时，所述滤波旁路开关被配置为使所述增益或缓冲电路通过所述滤波电阻器驱动至少一个采样电容器。

在一些方面中，本公开涉及一种操作模拟前端(afe)系统的方法，模拟前端系统包括具有滤波旁路开关的抗混叠滤波电路，被配置为提供独立于输入信号的电荷注入和时钟馈通中的至少一种。该方法包括：提供模数转换器(adc)电路的至少一个采样电容器，被配置为采样所述抗混叠滤波电路的输出；提供增益或缓冲电路，包括输入以接收所述输入信号；和将所述抗混叠滤波电路耦合所述增益或缓冲电路的输出，所述抗混叠滤波电路包括：滤波电阻器；耦合所述滤波电阻器的端子的滤波电容器；和滤波旁路开关，以自举构造连接从而将所述滤波旁路开关的控制端子拉到电源电压的上方或下方，所述滤波旁路开关与所述滤波电阻器并联，所述滤波旁路开关包括on状态和off状态，其中当处于on状态时，接收所述输入信号并控制所述滤波旁路开关以旁路所述滤波电阻器，从而允许所述增益或缓冲电路通过所述滤波旁路开关驱动至少一个采样电容器；和其中当处于off状态时，接收所述输入信号并控制所述滤波旁路开关，以使所述增益或缓冲电路通过所述滤波电阻器驱动至少一个采样电容器。

在一些方面中，本公开涉及心电图(ecg)测量电路，包括：模拟前端(afe)系统，包括具有滤波旁路开关的抗混叠滤波电路，被配置为提供独立于输入信号的电荷注入和时钟馈通中的至少一种。所述afe系统包括：模数转换器(adc)电路的至少一个采样电容器，被配置为采样所述抗混叠滤波电路的输出；增益或缓冲电路，包括输入以接收所述输入信号；和耦合所述增益或缓冲电路的输出的抗混叠滤波电路，所述滤波电路包括：滤波电阻器；耦合所述滤波电阻器的端子的滤波电容器；和滤波旁路开关，以自举构造连接从而将所述滤波旁路开关的控制端子拉到电源电压的上方或下方，所述滤波旁路开关与所述滤波电阻器并联，所述滤波旁路开关包括on状态和off状态，其中当处于on状态时，所述滤波旁路开关被配置为旁路所述滤波电阻器，从而允许所述增益或缓冲电路通过所述滤波旁路开关驱动至少一个采样电容器；和其中当处于off状态时，所述滤波旁路开关被配置为使所述增益或缓冲电路通过所述滤波电阻器驱动至少一个采样电容器。

本概述旨在提供本专利申请的主题的概述。这并不是为了提供对本发明的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。

图1示出动态抗混叠滤波电路的例子。

图2示出可实施本公开的各种技术的动态抗混叠滤波电路的例子。

图3示出包括自举构造连接的滤波旁路开关的动态抗混叠滤波电路的例子。

图4示出包括处于on状态的滤波旁路开关的图3的动态抗混叠滤波电路的例子。

图5是展示使用本公开的各种技术来操作模拟前端(afe)系统的方法的例子的流程图，系统包括具有滤波旁路开关的抗混叠滤波电路，被配置为提供独立于输入信号的电荷注入和时钟馈通中的至少一种

图6是联合心电图(ecg)测量电路的图2-4的模拟前端系统的示意图的例子。

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。

具体实施方式

可以在模数转换器(adc)输入级(或前端)之前使用抗混叠滤波电路(aaf)，通过滤除带外频率内容以防止带外噪声/干扰对带内信号范围的混叠(由于采样)。aaf可以是低通滤波电路、带通滤波电路、高通滤波电路等。放大器可以通过aaf滤波器驱动adc前端用来放大输入信号。aaf滤波器带宽可以是在满足精度要求所需的建立时间和带外噪声/干扰的抑制之间的折中。

动态aaf滤波器可以用来克服这个限制，如共同转让给colinlyden等人的题为“低噪声精确输入级模数转换器”的美国专利9391628中所描述的。动态aaf滤波器可以包括旁路开关，旁路开关可用于旁路aaf滤波器，以便放大器可以在短时间内直接驱动adc采样电容器，以实现快速建立持续时间。之后，可以关闭旁路开关，放大器可以在最终建立时间内通过aaf滤波器驱动adc采样电容器。在此期间，在adc采样输入信号之前，aaf滤波器可以衰减带外噪声/干扰。

动态aaf滤波器(例如，在模拟前端(afe))中的挑战可以是旁路开关在旁路开关关断时由于电荷注入和电容耦合而可以向aaf滤波电容器注入大量电荷，从而导致错误。这些误差可能是输入电压的函数，并可能导致差分信号误差。adc的输入采样电容器进入保持状态时，该差分误差应该“稳定”。因此，在这种模式下可以花费大量的采样周期来满足精确的建立要求，这可以减少放大器直接建立的时间。这可能会导致更大功率放大器的功耗，以获得更快的稳定。

如下面详细描述的那样，本发明人已经认识到，可以使用滤波旁路开关可以用来解决上述问题，以自举构造连接从而将所述滤波旁路开关的控制端子拉到电源电压的上方或下方。使用自举开关可以使差分aaf滤波器的旁路开关的电荷注入和电容耦合成为共模。自举式开关可以是单一类型的晶体管，例如n型fet或p型fet中的一种，其中在开关断开时栅极可以被驱动到输入电压，但在开关导通时被驱动到输入电压加上电源电压。因此，对于第一级，adc的差分输入信号不受aaf滤波器中的旁路开关的电荷注入和电容耦合的影响。在一些实施例中，当aaf滤波器有效时仅使用30％的采样周期，这大大降低了放大器的功耗。

图1描绘了动态抗混叠滤波电路10的示例。能够形成模拟前端(afe)系统11的一部分的动态aaf电路10可以包括滤波旁路开关12、滤波电阻器14以及耦合到滤波电阻器14的端子的滤波电容器16。滤波旁路开关12可以是例如包括第一晶体管18和第二晶体管20的传输门。在一些例子中，第一和第二晶体管18、20可以是场效应晶体管，其中第一晶体管18是第一类型，例如p型，第二晶体管20是第二类型，例如n型。如图1所示，第一和第二晶体管18、20可以使用互补的控制信号φ和φ_bar来控制，使得晶体管18、20两者在比单独的电压更宽的电压范围上导通或截止。

afe系统11还可以包括增益电路22，例如具有用于接收输入信号24的输入端和用于向滤波旁路开关12施加信号的输出端的电容性增益放大器(cga)。例如，增益电路22可以为动态抗混叠滤波电路10提供输入，动态抗混叠滤波电路10可以将滤波后的信号输出给模转换器(adc)电路26转换为数字信号。例如，模数转换器(adc)电路的至少一个采样电容器可以采样抗混叠滤波电路的输出。在一些例子中，增益电路22可以是缓冲电路。

在一些例子中，滤波电容器16可以包括adc电路26的adc采样电容器。旁路开关12可以用于旁路aaf滤波电路，使得增益电路22可以在短时间内直接驱动adc采样电容器。之后可以关闭旁路开关12，增益电路22可以在最终稳定时间内通过aaf滤波电路驱动adc采样电容器。在adc采样输入信号之前，aaf滤波器可以衰减带外噪声/干扰。

在图1中，当滤波旁路开关12导通时，增益电路22可通过绕过滤波电阻器14来驱动滤波电容器16，例如adc采样电容器。然后，滤波旁路开关12关闭，将滤波电阻器14连接至增益电路22，将增益电路22的输入信号通过包括滤波电阻器14和滤波电容器16的rc滤波器提供给adc。

当滤波旁路开关12接通并且输入低于vdd/2时，例如n型器件的第二晶体管20可以是有效的，但是第一晶体管18例如p型器件可以是断开的。当滤波旁路开关12关闭时，可能会出现两种误差源：电荷注入和时钟反馈。当晶体管关闭时，电荷注入可能导致错误，因为沟道电荷被分散到晶体管的漏极和源极端子。例如，由于控制信号φ和φ_bar(例如，时钟信号)经由栅极-漏极或栅极-源极重叠电容耦合到电路中，时钟馈通可能导致错误。

当开关关断时，通过第二晶体管20的沟道电荷注入可以分裂为源极和漏极，但是由于滤波电容器16上的输入阻抗低于放大器22的输入阻抗，所以大部分栅极电荷都流向滤波电容器16。当第一晶体管18导通而第二晶体管20截止时，当输入高于vdd/2时，会发生类似的行为。因此，输入到adc的输入电压可能会受旁路开关的电荷注入的影响，而旁路开关的电荷注入随aaf滤波器的输入电压而变化。

旁路开关处的电荷注入可以用下面的等式1和2来描述：

等式1：

等式2：

等式1描述了n沟道电荷注入，等式2描述了p沟道电荷注入。在等式1和等式2中，φh(例如5v(v))和φl(例如0v)是滤波旁路开关12的高电平和低电平，vin是输入电压(例如0-5v)，vtn是n沟道阈值电压，vtp是p沟道阈值电压，w和l是晶体管的宽度和长度，cox是晶体管的氧化物电容。

在等式1中，n沟道电荷注入是φh和vin之差的函数。随着电压vin增加并接近φh，n沟道电荷注入减少。p沟道电荷注入是vin和φl之差的函数。随着电压vin增加，p沟道电荷注入增加。

在接近中间范围的输入电压vin时，n沟道和p沟道电荷注入可以相互抵消。但是，当输入电压vin接近一个范围的高端或低端时，n沟道和p沟道电荷注入可能不会相互抵消。

虽然绘制单端，图1中的电路也可以连接在一个差分配置。当输入电压vin接近某一范围的高或低侧时，差分配置可导致输出端处的显着电压跳变(例如，2mv)，当p沟道器件可将电荷注入滤波电容器16时n通道设备关闭，反之亦然。该电压突变可以通过滤波电阻器14和滤波电容器16的rc滤波器来解决，但是可能需要相当长的稳定时间。

如上所述，当滤波旁路开关12关断时，时钟馈通可能是另一个误差源。时钟馈通可以由下面的等式3来描述：

等式3：

在等式3中，φh和φl是滤波旁路开关12的控制信号(例如时钟信号)的高电平和低电平，col是晶体管的交叠电容，并且c是输出电容器的电容，例如滤波器/采样电容器16。如果φh和φl之间的差值是固定值，则不管输入如何，引起的vout电压跳变都是相同的。因此，输出时钟馈通不是依赖于信号的。但是，如果φh和φl是输入电压的函数，则引起的vout电压跳变是输入电压的函数。

在一些实施例中，仅出于说明的目的，具有8pf滤波电容器的4/1cmos开关可能由于1.2v的输入差分电压的电荷注入而导致3mv的输出误差。但是，可能需要实现adc的输入以稳定到小于5uv。因此，需要6.4的rc时间常数(tau)。对于240千赫(khz)的aaf滤波电路，tau是660纳秒(ns)。然而，6.4tau等于4.2us，如果adc在240khz采样，则没有时间让增益电路22(例如cga)稳定。

如上所述，本发明人通过认识到可以将自举旁路开关结合到动态aaf滤波器中来解决这个问题，该动态aaf滤波器可以独立于输入信号进行电荷注入和电容耦合。因此，电荷注入和电容耦合将是共模的并且可以被拒绝。

图2描绘了可以实施本公开的各种技术的动态抗混叠滤波电路30的示例。可以形成模拟前端(afe)系统31的一部分的动态aaf电路30可以包括滤波旁路开关32(如图3和图4所示连接成自举结构)、滤波电阻器14以及耦合到滤波电阻器14的端子的滤波电容器16。滤波电路30可以耦合到增益或缓冲电路22的输出。

在一些例子中，adc电路26的滤波电容器16和adc采样电容器是相同的电容器，并且在其他示例中，滤波电容器16和adc采样电容器可以是不同的电容器。

在一些示例配置中，滤波旁路开关32可以是单一晶体管，如图2所示。在一些例子中，滤波旁路开关32可以是单一类型的晶体管并且只有n型晶体管和p型晶体管中的一个。该晶体管可以是例如包括但不限于金属氧化物半导体场效应晶体管(mosfet)和结栅极场效应晶体管(jfet)的场效应晶体管(fet)、dmos晶体管、氮化镓晶体管。

如图2所示，滤波旁路开关32可通过在控制端子34施加控制信号φ来控制开关32的接通或断开。例如，控制端子可以是fet的栅极端子。增益电路22，例如电容增益放大器(cga)，可以为动态抗混叠滤波电路30提供输入，动态抗混叠滤波电路30可以将滤波后的信号输出到模数转换器(adc)电路26，用于转换成数字信号。

图3描绘了包括在自举构造中连接的滤波旁路开关的动态抗混叠滤波电路的示例。具体而言，滤波电路30描绘处于关闭状态的滤波旁路开关32。当处于关闭状态时，滤波旁路开关32可以使增益电路22或缓冲电路通过滤波电阻器14驱动滤波电容器16，例如一个或多个采样电容器。

在所示的示例性配置中，抗混叠滤波电路30可以包括示出为开关sw1-sw5的多个自举开关，以拉动滤波旁路开关32的控制端子，例如晶体管的栅极端子，位于电源电压的上方或下方以开启或关闭开关。另外，滤波电路30可以包括一个或多个自举电容36。具有耦合到开关sw1-sw5的控制线(未示出)的adc系统的控制电路38可以控制开关sw1-sw5的操作。

如图3所示，控制电路38可闭合开关sw5，以将滤波旁路开关32的控制端子34(例如fet的栅极端子)耦合到增益电路22的输出端，关闭滤波旁路开关32。控制电路38可打开开关sw2和sw3，以从1)旁路开关32的控制端子34和2)输入端子40例如旁路开关32的源极端子解除自举电容36。当控制电路38闭合开关sw1和sw3时，自举电容36可以充电到例如5v的电源电压vref。

图4描绘了图3的动态抗混叠滤波电路的示例，包括on状态下的滤波旁路开关。当处于on状态时，滤波旁路开关32可旁路滤波电阻器14，并允许增益电路22通过源极端子40和旁路开关32的漏极端子42驱动滤波电容器16，例如一个或多个采样电容器。

如图4所示，控制电路38可以断开开关sw1和sw3，以将自举电容36与电源电压vref分离。控制电路38可以断开开关sw5并闭合开关sw2、sw4以将自举电容耦合到1)旁路开关32的控制端子34和2)旁路开关32的输入端子40，以在旁路开关32的控制端34施加电源电压vref和输入信号24vin的电压的组合(例如和或差)。旁路开关32的控制端子34的电压为vref+vin，旁路开关32的输入端子40的电压为vin，导致控制端子34与输入端子40之间的vref的电压，例如vref的栅极-源极电压，可以打开旁路开关32。请注意，旁路开关32的栅极-源极电压独立于输入电压24。

再次参照上述电荷注入问题，如果旁路开关32是p型器件，则电荷注入是输入电压vin减去旁路开关32的低电平φl的函数。如图3和图4所示使用自举，低电平电压φl是输入电压vin，因此旁路开关的电荷注入与输入电压无关。

如果旁路开关32是n型器件，则电荷注入是旁路开关32的高电平电压φh减去输入电压vin的函数。使用图3和图4的自举技术，高电平电压φh是输入电压vin加上vref，所以高电平电压φh(vin+vref)减去输入电压vin等于vref。以这种方式，电荷注入独立于输入信号。

再次参考上述的时钟馈送问题，时钟馈通是滤波旁路开关32的高电平和低电平之间的差的函数。使用图3和4的自举技术，高电平电压φh是输入电压vin加上vref，低电平电压φl是输入电压vin。所以高电平电压φh(vin+vref)减去低电平电压φl(vin)等于vref。以这种方式，时钟馈通独立于输入信号。

图5是表示操作模拟前端(afe)系统的方法50的示例的流程图，所述afe系统包括具有滤波旁路开关的抗混叠滤波电路，所述滤波旁路开关被配置为使用本公开的各种技术来提供独立于输入信号的电荷注入和时钟馈通中的至少一个。在框52处，方法50可以包括提供被配置为对抗混叠滤波电路的输出进行采样的adc电路的一个或多个采样电容器。例如，图2的模拟前端系统31可以包括adc电路，该adc电路具有一个或多个采样电容器，例如电容器16，被配置为采样抗混叠滤波电路30的输出。

在框54处，方法50可以包括提供包括输入的增益或缓冲电路以接收输入信号。例如，图2的模拟前端系统31可以包括增益或缓冲电路22以接收输入信号24。

在方框56处，方法50可以包括提供耦合到增益或缓冲电路的输出的滤波电路，包括提供滤波电阻器、提供耦合所述滤波电阻器的端子的滤波电容器、提供滤波旁路开关，以自举构造连接从而将所述滤波旁路开关的控制端子拉到电源电压的上方或下方，所述滤波旁路开关与所述滤波电阻器并联，所述滤波旁路开关包括on状态和off状态。例如，图2-4的afe系统可以包括滤波电路30，滤波电路30包括滤波电阻器14、滤波电容器16以及连接到自举构造的滤波旁路开关32。

在方框56处，方法50可以包括：在处于on状态时，控制滤波旁路开关绕过滤波电阻器，允许增益或缓冲电路驱动采样电容器，并且当处于off状态时，控制滤波旁路开关，使增益或缓冲电路驱动采样电容器通过滤波电阻器。例如，如图4所示，控制电路38可以控制滤波旁路开关32打开并旁路滤波电阻器14，使得增益或缓冲电路22驱动采样电容器，例如电容器16。如图3所示，控制电路38可以控制滤波旁路开关32关断，使增益或缓冲电路22通过滤波电阻器14驱动采样电容器例如电容器16。

图6是图2-4的模拟前端系统31结合心电图(ecg)测量电路60的示意图的示例。系统60可以包括增益电路62，增益电路62具有第一输入端64以接收模拟输入信号24、动态抗混叠滤波电路30(包括滤波旁路开关)和adc电路26，例如σ-δadc或逐次逼近寄存器(sar)adc来接收aaf滤波电路30的输出。在所示的示例配置中，增益电路62可以包括加法器电路66和例如增益或缓冲电路22，例如一个电容增益放大器(cga)。

adc26可以产生对应于模拟输入信号24的第一数字输出信号68，例如，ecg输出信号。如图6所示，来自数模转换器(dac)电路72的模拟信号70可以被施加到增益电路62的第二输入端74。加法器电路66可以从原始模拟输入信号24中减去来自dac电路72的模拟输出信号70。应当指出，加法器电路66是为了概念的目的而描述的，但是在一些配置中可以形成增益或缓冲电路22本身的一部分。在一些例子中，减法和增益可以在cga中执行，该cga可以被馈送到诸如σ-δ转换器之类的高分辨率adc26中用于线性。

图6的反馈回路76可以包括频率选择性滤波电路78，以接收adc电路26的数字输出信号68并将输出信号80提供给量化器电路82，例如数字σ-δ调制器。在一些示例实现中，频率选择滤波电路78可以包括积分器电路和低通滤波电路中的一个或两个。

如图6所示，量化器电路82可以将量化信号84输出到dac72。在一些示例实现中，dac72可以是噪声整形的dac电路，例如，σ-δdac。在一些例子中，滤波电路输出信号80可以包括第一数量的位数，例如16个位，并且量化的信号84可以包括比第一数量的位数小的第二数量的位数，例如7个位。

afe系统输出电路86包括例如缩放电路90和加法器电路92的复合路径88。加法器电路92可以将量化信号84的缩放版本与来自adc26的数字输出信号68组合以生成输出信号90，例如ecg输出信号。与重建输入信号24一起，这种重组可基本消除量化器电路82的量化噪声。关于重组路径88的附加信息可以在共同转让为kalb等人的于2017年6月13日提交的美国专利申请no.15/621,621，题为“quantizationnoisecancellationinafeedbackloop”中找到，其全部内容通过引用并入本文。

注释

这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与其他示例中的一个或多个的组合进行组合。

以上详细描述包括对形成详细描述的一部分的附图的参考。附图通过说明示出了可以实施本发明的具体实施例。这些实施例在本文中也被称为“方面”或“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的例子。此外，本发明人还考虑使用所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于在此示出或描述的特定示例(或者其一个或多个方面)或者其他示例(或者其一个或多个方面)。

如果本文档与通过引用并入的任何文档之间的用法不一致，则以本文档中的用法为准。

在本文件中，如在专利文件中常见的那样，使用术语“一”或“一个”来包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于指非排他性的或，例如“a或b”包括“a但不是b”、“b但不是a”以及“a和b”，除非另有说明。在本文件中，术语“包括”和“其中”被用作相应术语“包含”和“其中”的等同词。而且，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的要素之外的要素的系统、设备、物品、组合物、配方或过程仍然被认为落在该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。

这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作用于配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，诸如微码、汇编语言代码、更高级别的语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，诸如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，压缩盘和数字视频盘)、磁带盒、存储卡或棒、随机存取存储器(ram)、只读存储器(rom)等。

以上描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37c.f.r.§1.72(b)，使读者能够迅速确定技术披露的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应该被解释为意图是一个无人认领的披露功能是任何要求必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例被并入到具体实施方式中，每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换相互组合。本发明的范围应该参照所附权利要求以及这些权利要求的等同物的全部范围来确定。