一种无片上电感低功耗高线性度双平衡混频器的制作方法

本发明为射频集成电路技术领域，具体涉及一种低功耗高线性度双平衡混频器。

背景技术：

以无线传感器网络为支撑的物联网技术在近几年得到迅速发展，传感器节点大量布置在待感应环境中构成自组织网络。在无线传感器网络节点的能耗中，无线通信系统占据了主要部分，而相对于基带电路，射频前端占无线通信系统功耗的比重较大。因此，低功耗射频技术逐渐成为电路设计的关键。

在射频前端电路中，混频器(mixer)实现射频信号和中频信号的转换，通常级联在低噪声放大器之后。低噪声放大器作为射频前端电路的第一级，通常能够实现很小的噪声系数和较大的增益，降低了后级混频器对系统噪声的贡献，同时也增大了混频器的线性工作压力。因此在混频器电路设计中，线性度是比噪声更值得关注的性能。

输入三阶交调点iip3是衡量混频器线性度的一项重要指标。国内外研究人员在提高混频器线性度方面已经做出了很多努力。目前有几种常见的技术，一是多栅晶体管技术，二是采用二阶交调注入技术，但这两种方法都需要增加额外的晶体管，增加了电路的功耗；三是lc谐振技术，但需要增加面积较大的片上电感，增大了芯片的面积。因此，现有的低功耗混频器难以同时实现低功耗、小面积和高线性度。

技术实现要素：

本发明要解决的技术问题是提供一种无片上电感低功耗高线性度双平衡混频器，将两种独立的线性化技术：导数叠加技术和负阻抗技术结合应用到同一个混频器中。可以在低功耗的情况下，实现较高的线性度，同时并不引入片上电感，因此具有较小的芯片面积。本发明可以在2.4ghz频率实现低功耗、高线性度、小面积，同时保证一定增益和良好的噪声性能。本发明混频器采用cmos0.18um工艺实现，设计具有可复制性。技术要点如下：

一种无片上电感低功耗高线性度双平衡混频器，包括：

输入跨导单元：将射频电压信号(rf+、rf-)转换为射频电流信号；

开关单元：在本振电压信号(lo+、lo-)的开关控制下，将输入跨导单元输出的射频电流信号通过电流换向变频，产生中频电流信号；

负载单元：将开关单元输出的电流信号转换为中频电压信号，差分中频电压信号(if+、if-)从开关单元和负载单元之间输出；

交叉耦合单元：交叉耦合级由一对交叉耦合电容实现，其跨接在输入跨导单元跨导级晶体管的栅极和另一支路输入跨导单元跨导级晶体管的漏极之间。

其中，所述输入跨导单元包括：第一晶体管(m1)、第二晶体管(m2)、第三晶体管(m3)和第四晶体管(m4)；

其中，所述第一晶体管(m1)与第三晶体管(m3)、第二晶体管(m2)与第四晶体管(m4)组成pmos/nmos互补结构，即第一晶体管(m1)与第三晶体管(m3)的栅极通过第一电容(c1)并联耦合，共同输入正向射频信号(rf+)，第一晶体管(m1)与第三晶体管(m3)的漏极连接，共同与第五晶体管(m5)和第六晶体管(m6)的源极连接，第一晶体管(m1)的源极接地端gnd，第三晶体管(m1)的源极接电源vdd；

所述第二晶体管(m2)与第四晶体管(m4)的栅极通过第二电容(c2)并联耦合，共同输入反向射频信号(rf-)，第二晶体管(m2)与第四晶体管(m4)的漏极连接，共同与第七晶体管(m7)和第八晶体管(m8)的源极连接，第二晶体管(m2)的源极接地端gnd，第四晶体管(m4)的源极接电源vdd。

所述开关单元包括：第五晶体管(m5)、第六晶体管(m6)、第七晶体管(m7)和第八晶体管(m8)；

其中，所述第五晶体管(m5)的栅极与正向本振信号(lo+)连接，漏极与第一电阻(r1)的第二端连接，源极与第一晶体管(m1)的漏极连接；

所述第六晶体管(m6)的栅极与反向本振信号(lo-)连接，漏极与第二电阻(r2)的第二端连接，源极与第一晶体管(m1)的漏极连接；

所述第七晶体管(m7)的栅极与反向本振信号(lo-)连接，漏极与第一电阻(r1)的第二端连接，源极与第二晶体管(m2)的漏极连接；

所述第八晶体管(m8)的栅极与正向本振信号(lo+)连接，漏极与第二电阻(r2)的第二端连接，源极与第二晶体管(m2)的漏极连接。

所述负载单元包括：第一电阻(r1)与第二电阻(r2)；

其中，所述第一电阻(r1)的第一端与电源vdd连接，第一电阻(r1)的第二端与第五晶体管(m5)及第七晶体管(m7)的漏极连接，并连接正向输出中频电压信号(if+)；

所述第二电阻(r2)的一端与电源vdd连接，第二电阻(r2)的第二端与第六晶体管(m6)及第八晶体管(m8)的漏极连接，并连接反向输出中频电压信号(if-)。

所述交叉耦合单元包括：第三电容(c3)和第四电容(c4)；

其中，所述第三电容(c3)的第一端与第一晶体管(m1)的栅极连接，第三电容(c3)的第二端与第二晶体管(m2)的漏极连接；

所述第四电容(c4)的第一端与第二晶体管(m2)的栅极连接，第四电容(c4)的第二端与第一晶体管(m1)的漏极连接。

所述第三晶体管(m3)和第四晶体管(m4)为pmos晶体管，其余晶体管均为nmos晶体管。

所述电源(vdd)提供直流偏置电压，且电压值为1v。

与现有技术相比，本发明实施例的技术方案的有益效果是：

(1)本发明采用电流复用技术，不增加电路功耗的情况下，提高了增益和线性度、改善了噪声性能。

(2)本发明将导数叠加技术和负阻抗技术结合，提高了电路的线性度。

(3)本发明中使用的器件主要包括mos管、电阻和电容，整体电路不含电感，从而节省芯片面积，降低了成本。

(4)本发明采用深亚微米0.18umcmos工艺实现，1v低电源电压供电，直流功耗仅1.8mw，功耗较低。

(5)本发明的实现采用主流cmos工艺，可以与普通采用cmos工艺的数字基带电路集成在同一块芯片上，容易实现片上系统集成。

附图说明

图1为本发明具体实例混频器电路原理图；

图2是本发明具体实例输入跨导单元和交叉耦合单元半边等效电路图；

图3是本发明具体实例的输入跨导单元pmos与nmos的g′m仿真结果图；

图4是本发明具体实例的输入跨导单元pmos与nmos的g″m仿真结果图；

图5为本发明具体实例混频器的转换增益的仿真结果图；

图6为本发明具体实例混频器的噪声系数的仿真结果图；

图7是本发明具体实例混频器的线性度iip3的仿真结果图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面结合附图，对本发明的具体实施方式进行说明。

如图1所示，所述输入跨导单元包括：第一晶体管(m1)、第二晶体管(m2)、第三晶体管(m3)和第四晶体管(m4)；

其中，所述第一晶体管(m1)与第三晶体管(m3)、第二晶体管(m2)与第四晶体管(m4)组成pmos/nmos互补结构，即第一晶体管(m1)与第三晶体管(m3)的栅极通过第一电容(c1)并联耦合，共同输入正向射频信号(rf+)，第一晶体管(m1)与第三晶体管(m3)的漏极连接，共同与第五晶体管(m5)和第六晶体管(m6)的源极连接，第一晶体管(m1)的源极接地端gnd，第三晶体管(m1)的源极接电源vdd；

所述第二晶体管(m2)与第四晶体管(m4)的栅极通过第二电容(c2)并联耦合，共同输入反向射频信号(rf-)，第二晶体管(m2)与第四晶体管(m4)的漏极连接，共同与第七晶体管(m7)和第八晶体管(m8)的源极连接，第二晶体管(m2)的源极接地端gnd，第四晶体管(m4)的源极接电源vdd；

所述第三晶体管(m3)和第四晶体管(m4)为pmos晶体管，其余晶体管均为nmos晶体管。

本发明的实施例中，在输入跨导级(m1与m3、m2与m4)采用互补结构，即信号从pmos与nmos并联输入，这样的结构主要有以下几点好处：在增益方面，这是一种电流复用的跨导提升结构，即输入信号通过共源nmos得到放大，同时也通过共源pmos得到放大，在不增大晶体管电流的同时，提高了转换增益；在噪声方面，这是一种电流注入结构，pmos管的直流电流注入nmos管，减小了开关级的直流电流，从而减小了开关级的噪声；在线性度方面，这种结构是改进的导数叠加结构，利用pmos和nmos的二、三阶跨导(g′m、g″m)分布，通过合理设计偏置和尺寸，使得pmos和nmos的g″m部分抵消，从而提高iip3。即同时实现了电流复用、跨导提升、电流注入以及导数叠加，从功耗、增益、噪声、线性度四个不同的方面优化了电路性能。

如图1所示，所述交叉耦合单元包括：第三电容(c3)和第四电容(c4)；

其中，所述第三电容(c3)的第一端与第一晶体管(m1)的栅极连接，第三电容(c3)的第二端与第二晶体管(m2)的漏极连接；

所述第四电容(c4)的第一端与第二晶体管(m2)的栅极连接，第四电容(c4)的第二端与第一晶体管(m1)的漏极连接。

图2是本发明具体实例输入跨导单元和交叉耦合单元半边等效电路图，因电路的对称性，故对其半边等效电路进行分析。其中，z1、z2、z3分别是从跨导管m1和m3互补组合的栅极、源极、漏极看到的阻抗，vx是开关管m5、m6源极处的电压，-vx是开关管m7、m8源极处的电压。cp是开关管源极寄生电容，

本发明改善的混频器线性度主要针对三阶非线性的影响，其来源一是源漏电流的三阶非线性，二是由于二次谐波和一次谐波分量相互作用产生的三阶非线性干扰。因此，可以通过减小跨导管三阶跨导，同时改变各端阻抗以减小二次谐波的影响。首先，通过合理的选择耦合电容c3、c4的值，可以改变z1和z3的大小，实现对寄生电容cp的部分抵消，减小二次谐波的干扰。

另一方面，本文提出的互补跨导结构可以利用导数叠加技术，分别对二阶、三阶跨导进行抵消，也实现了从上述两方面改善iip3。互补结构的输出交流电流对小信号输入的三阶展开式为：

图3和图4分别是本电路中pmos与nmos的g′m、g″m模拟图。结合图3和公式(1)可知，利用pmos的-g′mp和nmos的g′mn在一定区域内反相变化的特性，可以在一定偏置范围内使得g′mn-g′mp得到一个较小的值；从图4看出pmos和nmos的三阶跨导变化同相，都有过零点的特性，由于本文提出的互补结构中的pmos和nmos是独立偏置，并未使用同一个栅极偏置电压，因此可以通过独立选取不同的偏置电压，使得g″mn与g″mp可以部分抵消，甚至趋近于0。这样的偏置选择在兼顾线性度的同时，还可以选择晶体管的静态工作点，为低功耗设计提供了自由度，实现了功耗与线性度的折中。综上所述，本文提出的混频器通过合理选择pmos和nmos的尺寸和偏置点，并使用交叉电容耦合，可以同时有效消除二阶、三阶非线性，从而提高混频器的iip3。

本发明采用hhnec0.18μmcmos工艺，使用cadencespectrerf仿真器进行了仿真验证。射频频率frf为0.4-3ghz，本振频率flo为frf-0.02ghz，即在可变本振频率的情况下，固定中频频率为20mhz。仿真时本振输入功率plo＝1dbm。

图5为本文中混频器的转换增益仿真结果，可以看出混频器在射频频率为0.4-3ghz内实现了6.2～7.6db的转换增益，其中在2.4ghz频率下转换增益为7.33db，表明本发明的混频器具有较高的增益。

图6为噪声系数仿真图，可以看出在射频频率0.4-3ghz内噪声系数为13.37～16.40db，在2.4ghz频率下噪声系数为15.45db，表明本发明的混频器具有合适的噪声系数，满足多数场景下的噪性能声要求。

图7为在射频频率为2.4ghz，本振频率为2.38ghz情况下iip3仿真图，可以看出iip3为14.96dbm，由此可知该混频器具有很好的线性度。

本发明有益效果在于：利用了互补pmos/nmos结构，同时实现了功耗、增益、噪声、线性度的优化，尤其是在功耗和线性度之间实现了很好的折中。同时，利用交叉电容耦合的作用，进一步提高了混频器线性度。

以上实施例仅用以说明本发明的电路结构，而非对其限制。此外，根据上述配置的示例性实施方式可有本领域技术人员理解和实施；可以对前述各实施例所记载的电路结构进行修改，或者对其中部分电路结构进行等同替换；而这些修改或者替换，并不使相应电路结构的本质脱离本发明各实施例技术方案的基本特征。本发明的范围应根据权利要求来解释。