对数似然比计算装置与方法与流程

本发明涉及数据传输领域，具体而言，涉及一种对数似然比计算装置与方法。

背景技术：

在数据传输的过程中，需要在对多进制的低密度奇偶校验码(lowdensityparitycheckcode，ldpc)进行译码前，利用寄存器进行对数似然比(loglikelihoodratio，llr)的计算。对于多进制的ldpc进行译码时，对寄存器每次的输入的信息包含多路含噪声数据，并依据由多路含噪声数据产生更多个对数似然比。

现有技术中的寄存器，需要设计与需求的对数似然比数量相同的逻辑电路，非常耗费逻辑资源，并且设计复杂，设计成本高，连线数量多，芯片的时序低，占用面积大。

技术实现要素：

有鉴于此，本发明实施例的目的在于提供一种对数似然比计算装置与方法，以改善上述的问题。

第一方面，本发明实施例提供了一种对数似然比计算装置，所述装置包括m个计算单元与n个第一加法器，其中，m＝log2ⁿ，n表征进制数，

每个所述计算单元包括第一信号输出端以及第二信号输出端，每个所述计算单元用于接收含噪声信号以及高电平信号，然后对含噪声信号与高电平信号进行计算以通过所述第一信号输出端输出相似度分量；以及接收含噪声信号与低电平信号，然后对含噪声信号与低电平信号进行计算以通过所述第二信号输出端输出相似度分量；

每个所述第一加法器择一连接每个计算单元的第一信号输出端或第二信号输出端；与同一所述第一加法器连接的第一信号输出端或第二信号输出端组成似然比构建单元；

所述似然比构建单元的数量为2^m，每个所述似然比构建单元包含的第一信号输出端和/或第二信号输出端不完全相同，每个所述第一加法器用于依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比。

第二方面，本发明实施例还提供了一种对数似然比计算方法，应用于对数似然比计算装置，所述装置包括m个计算单元与n个第一加法器，其中，m＝log2ⁿ，n表征进制数，每个所述第一加法器择一连接每个计算单元的第一信号输出端或第二信号输出端；与同一所述第一加法器连接的第一信号输出端或第二信号输出端组成似然比构建单元；所述似然比构建单元的数量为2^m，每个所述似然比构建单元包含的第一信号输出端和/或第二信号输出端不完全相同，所述方法包括：

每个所述计算单元接收含噪声信号以及高电平信号，然后对含噪声信号与高电平信号进行计算以通过所述第一信号输出端输出相似度分量；以及接收含噪声信号与低电平信号，然后对含噪声信号与低电平信号进行计算以通过所述第二信号输出端输出相似度分量；

每个所述第一加法器依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比。

第三方面，本发明实施例提供了一种中央处理器，集成有上述的对数似然比计算装置。

第四方面，本发明实施例还提供了一种数据传输设备，安装有集成上述的中央处理器的控制电路板。

与现有技术相比，本发明提供的对数似然比计算装置与方法，通过设计m个计算单元与n个第一加法器，且m＝log2ⁿ，每个第一加法器择一连接每个计算单元的第一信号输出端或第二信号输出端；与同一第一加法器连接的第一信号输出端或第二信号输出端组成似然比构建单元；似然比构建单元的数量为2^m，每个似然比构建单元包含的第一信号输出端和/或第二信号输出端不完全相同，每个第一加法器依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比，从而实现了节省逻辑资源，并且设计简单，设计成本低，连线数量少，芯片的时序高，占用面积小。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的对数似然比计算装置的电路连接框图；

图2为本发明实施例提供的对数似然比计算装置的一种实施方式的电路连接框图；

图3为本发明实施例提供的对数似然比计算方法的电路连接框图。

图标：101-计算单元；102-第一加法器；103-第二加法器；104-乘法器。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例提供了一种对数似然比计算装置，集成于中央处理器。该中央处理器可以安装于控制电路板。控制电路板可以为数据传输设备的控制电路板。其中，数据传输设备可以为智能手机、平板电脑以及智能手环等等，在此不做限定。对数似然比计算装置包括m个计算单元101与n个第一加法器102，其中，m＝log2ⁿ，n表征进制数。

每个计算单元101包括第一信号输出端以及第二信号输出端，每个计算单元101用于接收含噪声信号以及高电平信号，然后对含噪声信号与高电平信号进行计算以通过第一信号输出端输出相似度分量；以及接收含噪声信号与低电平信号，然后对含噪声信号与低电平信号进行计算以通过第二信号输出端输出相似度分量。

具体地，每个计算单元101包括m组加法单元以及m组乘法单元，似然比构建单元为信号构建乘法器组。

其中，每组加法单元包括两个第二加法器103，其中一个第二加法器103用于接收含噪声信号以及高电平信号，并对含噪声信号与高电平信号进行逻辑与的操作以输出第一逻辑结果；另一个第二加法器103用于接收含噪声信号与低电平信号，并对含噪声信号与低电平信号进行逻辑与的操作以输出第二逻辑结果。

另外，每组乘法单元包含两个乘法器104，每个第二加法器103的输出端分别与一个对应的乘法器104的输入端电连接，每组乘法单元的其中一个乘法器104用于对接收到的第一逻辑结果进行平方的操作以输出相似度分量，每组乘法单元的另一个乘法器104用于对接收到的第一逻辑结果进行平方的操作以输出相似度分量。

每个第一加法器102择一连接每个计算单元101的第一信号输出端或第二信号输出端；与同一第一加法器102连接的第一信号输出端或第二信号输出端组成似然比构建单元。

其中，似然比构建单元的数量为2^m，每个似然比构建单元包含的第一信号输出端和/或第二信号输出端不完全相同，每个第一加法器102用于依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比。

具体地，每个第一加法器102与每组乘法单元的其中一个乘法器104的输出端电连接，与同一加法器电连接的所有乘法器104构成信号构建乘法器组，每个第一加法器102用于依据对应的信号构建乘法器组包含的乘法器104输出的相似度分量进行逻辑与操作从而输出对数似然比。

该对数似然比计算装置节省了逻辑资源，并且设计简单，设计成本低，连线数量少，芯片的时序高，占用面积小。

本实施例中，n的值为4的倍数；例如，n的值可以为16或32或64或128等等，在此不做限定。可以理解地，n的值越大，节省逻辑资源的效果越好。

下面，以n等于64举例说明。如图2所示，包含有6个计算单元101与64个第一加法器102。第1个计算单元101的其中一个第二加法器103被输入的含噪声信号为“din1”，低电平信号为“+1”；另一个第二加法器103被输入的含噪声信号为“din1”，高电平信号为“-1”；第2个计算单元101的其中一个第二加法器103被输入的含噪声信号为“din2”，高电平信号为“+1”；另一个第二加法器103被输入的含噪声信号为“din2”，低电平信号为“-1”；以此类推，第6个计算单元101的其中一个第二加法器103被输入的含噪声信号为“din6”，高电平信号为“+1”；另一个第二加法器103被输入的含噪声信号为“din6”，低电平信号为“-1”。

由此，第一个计算单元101输出的相似度分量为dout_tmp1、dout_tmp2；第二个计算单元101输出的相似度分量为dout_tmp3、dout_tmp4；第三个计算单元101输出的相似度分量为dout_tmp5、dout_tmp6；以此类推，第6个计算单元101输出的相似度分量为dout_tmp11、dout_tmp12，总共输出dout_tmp1～dout_tmp12共12个相似度分量。可以理解地，与输入的低电平信号关联的相似度分量为低电平；与输入的高电平信号关联的相似度分量为高电平，且12个相似度分量构建6位的对数似然比包含64种可能，因此，需要上述的64个第一加法器102进行计算。

请参阅图3，本发明实施例还包括一种对数似然比计算方法，应用于上述的对数似然比计算装置，需要说明的是，本实施例所提供的对数似然比计算方法，其基本原理及产生的技术效果和上述实施例相同，为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。该对数似然比计算方法包括：

步骤s301：每个计算单元101接收含噪声信号以及高电平信号，然后对含噪声信号与高电平信号进行计算以通过第一信号输出端输出相似度分量；以及接收含噪声信号与低电平信号，然后对含噪声信号与低电平信号进行计算以通过第二信号输出端输出相似度分量。

每组加法单元的其中一个第二加法器103接收含噪声信号以及高电平信号，并对含噪声信号与高电平信号进行逻辑与的操作以输出第一逻辑结果；另一个第二加法器103接收含噪声信号与低电平信号，并对含噪声信号与低电平信号进行逻辑与的操作以输出第二逻辑结果。

每组乘法单元的其中一个乘法器104对接收到的第一逻辑结果进行平方的操作以输出相似度分量，每组乘法单元的另一个乘法器104对接收到的第一逻辑结果进行平方的操作以输出相似度分量。

步骤s302：每个第一加法器102依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比。

具体地，每个第一加法器102依据对应的信号构建乘法器组包含的乘法器104输出的相似度分量进行逻辑与操作，从而输出对数似然比。

本实施例中，n的值为4的倍数；例如，可以为16或32或64或128。

另外，本发明实施例还提供了一种中央处理器，集成有上述实施例所述的对数似然比计算装置。

另外，本发明实施例还提供了一种数据传输设备，其特征在于，安装有集成上述的中央处理器的控制电路板。

综上所述，本发明提供的对数似然比计算装置与方法，通过设计m个计算单元与n个第一加法器，且m＝log2ⁿ，每个第一加法器择一连接每个计算单元的第一信号输出端或第二信号输出端；与同一第一加法器连接的第一信号输出端或第二信号输出端组成似然比构建单元；似然比构建单元的数量为2^m，每个似然比构建单元包含的第一信号输出端和/或第二信号输出端不完全相同，每个第一加法器依据对应的信号构建乘法器组包含的第一信号输出端和/或第二信号输出端输出的相似度分量进行逻辑与操作从而输出对数似然比，从而实现了节省逻辑资源，并且设计简单，设计成本低，连线数量少，芯片的时序高，占用面积小。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。