本发明涉及一种运算放大器，且特别是一种频宽可切换的运算放大器。
背景技术：
：：运算放大器一般具有固定的频宽，具有固定频宽的运算放大器并无法满足不同频宽的应用需求，针对不同频宽的应用需求，需重新设计运算放大器，对于产品的开发，实属不便。再者，若将运算放大器设计为具有可切换的频宽，则需进一步考量运算放大器的稳定度问题，倘若造成运算放大器的不稳定，其实际可切换的频宽的范围亦将受限。进一步，将运算放大器设计为具有可切换的频宽亦须考量其电路面积，倘若运算放大器占据过大的电路面积，则难以满足现今对于产品的轻薄短小的要求。因此，设计运算放大器具有可切换的频宽时，必须同时兼顾运算放大器的良好稳定度及较小的电路面积，方属较佳的电路设计。技术实现要素：本公开提供一种运算放大器，包含电流镜电路、输入与增益级电路、输出级电路、偏压补偿电路及控制电路。电流镜电路用以产生偏压电流。输入与增益级电路耦接电流镜电路，输入与增益级电路用以根据一差分输入信号及偏压电流产生一增益偏压。输出级电路耦接电流镜电路及输入与增益级电路，输出级电路用以根据偏压电流及增益偏压产生一输出信号。偏压补偿电路，并联于输出级电路，偏压补偿电路用以调整增益偏压。偏压补偿电路包含多个第一n型晶体管、多个第一开关、多个第一p型晶体管及多个第二开关。多个第一n型晶体管之间互为并联。各第一开关耦接各第一n型晶体管的控制端。多个第一p型晶体管之间互为并联且多个第一p型晶体管并联于多个第一n型晶体管。各第二开关耦接各第一p型晶体管的控制端。控制电路用以控制第一开关及第二开关分别为导通或截止，以改变第一n型晶体管之间的并联数量及第一p型晶体管之间的并联数量，以调整前述的增益偏压。附图说明图1为根据本公开的运算放大器的一实施例的方框示意图。图2为图1的运算放大器的一实施方式的电路图。图3为图2的运算放大器的偏压补偿电路的一实施方式的电路图。图4为图2的运算放大器的偏压补偿电路的另一实施方式的电路图。图5为图2的电流镜电路的输入晶体管的一实施方式的电路图。图6为图2的电流镜电路的输出晶体管的一实施方式的电路图。图7为本公开的开关的一实施方式的电路图。附图标记说明：1运算放大器11电流镜电路m1等效的输入晶体管m2等效的输出晶体管m11-m13输入晶体管m21-m23输出晶体管s71-s73第五开关s81-s83第六开关12输入与增益级电路121增益电路122增益电路13输出级电路mn2第二n型晶体管mp2第二p型晶体管14偏压补偿电路mn1等效的第一n型晶体管mn11-mn13第一n型晶体管s11-s13第一开关s21-s23第二开关mp1等效的第一p型晶体管mp11-mp13第一p型晶体管r1等效电阻r11-r13电阻r2等效电阻r21-r23电阻c1等效电容c11-c13电容c2等效电容c21-c23电容s31-s33第三开关s41-s43第四开关s51-s53第四开关s61-s63第三开关15控制电路i1参考电流i2偏压电流in1差分输入端in2差分输入端n1节点n2节点n3连接点out输出端c控制端cb控制端g栅极端d漏极端s源极端具体实施方式请合并参照图1及图2，图1为根据本公开的运算放大器1的一实施例的方框示意图，图2为图1的运算放大器的一实施方式的电路图。运算放大器1包含电流镜电路11、输入与增益级电路12、输出级电路13、偏压补偿电路14及控制电路15。其中，输出级电路13耦接输入与增益级电路12，电流镜电路11耦接输入与增益级电路12及输出级电路13，偏压补偿电路14并联于输出级电路13，控制电路15耦接偏压补偿电路14。如图2所示，电流镜电路11用以提供一偏压电流i2，输入与增益级电路12及输出级电路13根据电流镜电路11产生的偏压电流i2运行。输入与增益级电路12具有双端的差分输入端in1、in2。输入与增益级电路12接收差分输入信号，输入与增益级电路12以偏压电流i2根据其电路组态产生的增益(gain)在输入与增益级电路12与输出级电路13之间的节点n1、n2产生一增益偏压，输出级电路13再根据偏压电流i2及前述的增益偏压将差分输入信号放大而在输出端out产生输出信号。偏压补偿电路14则受控于控制电路15，偏压补偿电路14能改变输入与增益级电路12在节点n1、n2产生的增益偏压，使输出级电路13根据不同的增益偏压产生输出信号，也就是运算放大器1具有可切换的不同频宽，运算放大器1能支援高频或低频的应用。详细而言，请合并参照图2及图3，偏压补偿电路14包含多个第一n型晶体管mn11、mn12、mn13、多个第一p型晶体管mp11、mp12、mp13、多个第一开关s11、s12、s13及多个第二开关s21、s22、s23。其中，图2是以偏压补偿电路14包含等效的第一n型晶体管mn1及等效的第一p型晶体管mp1分别表示第一n型晶体管mn11、mn12、mn13及第一p型晶体管mp11、mp12、mp13为例，且图3是以偏压补偿电路14包含三个第一n型晶体管mn11、mn12及mn13及三个第一p型晶体管mp11、mp12、mp13为例，然本公开不以此为限，偏压补偿电路14亦可包含其他数量的n型晶体管及p型晶体管。在一实施例中，第一n型晶体管mn11、mn12、mn13与多个第一p型晶体管mp11、mp12、mp13可称为头尾配合相连晶体管元件(meshofhead-to-tailconnectedtransistors)。如图2及图3所示，第一n型晶体管mn11、mn12、mn13耦接在节点n1与节点n2之间，第一n型晶体管mn11、mn12、mn13之间互为并联，且各第一开关s11、s12、s13分别耦接各第一n型晶体管mn11、mn12、mn13的控制端，即第一开关s11耦接第一n型晶体管mn11的控制端，第一开关s12耦接第一n型晶体管mn12的控制端，且第一开关s13耦接第一n型晶体管mn13的控制端；第一开关s11、s12、s13受控于控制电路15，控制电路15能分别控制第一开关s11、s12、s13为导通或截止，以改变第一n型晶体管mn11、mn12、mn13之间的晶体管并联数量，使等效的第一n型晶体管mn1具有不同的长宽比(w/lratio)，即等效的第一n型晶体管mn1具有可切换的尺寸。举例来说，当控制电路15控制第一开关s11导通且第一开关s12、s13截止时，第一n型晶体管mn11为导通而第一n型晶体管mn12、mn13为截止，第一n型晶体管mn11、mn12、mn13之间的晶体管并联数量为一；当控制电路15控制第一开关s11截止且第一开关s12、s13导通时，第一n型晶体管mn11为截止而第一n型晶体管mn12、mn13为导通，第一n型晶体管mn11、mn12、mn13之间的晶体管并联数量为二；当控制电路15控制第一开关s11、s12、s13均导通时，第一n型晶体管mn11、mn12、mn13均为导通，第一n型晶体管mn11、mn12、mn13之间的晶体管并联数量为三；其余则依此类推，于此不再赘述。当导通的第一n型晶体管mn11、mn12、mn13的数量愈多时，等效的第一n型晶体管mn1具有较大的尺寸。再者，第一p型晶体管mp11、mp12、mp13耦接在节点n1与节点n2之间，第一p型晶体管mp11、mp12、mp13之间互为并联，且第一p型晶体管mp11、mp12、mp13与第一n型晶体管mn11、mn12、mn13之间亦互为并联。各第二开关s21、s22、s23分别耦接各第一p型晶体管mp11、mp12、mp13的控制端，即第二开关s21耦接第一p型晶体管mp11的控制端，第二开关s22耦接第一p型晶体管mp12的控制端，且第二开关s23耦接第一p型晶体管mp13的控制端。第二开关s21、s22、s23受控于控制电路15，控制电路15能分别控制第二开关s21、s22、s23为导通或截止，以改变第一p型晶体管mp11、mp12、mp13之间的晶体管并联数量，使等效的第一p型晶体管mp1具有不同的长宽比(w/lratio)，即等效的第一p型晶体管mp1具有可切换的尺寸。举例来说，当控制电路15控制第二开关s21导通且第二开关s22、s23截止时，第一p型晶体管mp11为导通而第一p型晶体管mp12、mp13为截止，第一p型晶体管mp11、mp12、mp13之间的晶体管并联数量为一；当控制电路15控制第二开关s21截止且第二开关s22、s23导通时，第一p型晶体管mp11为截止而第一p型晶体管mp12、mp13为导通，第一p型晶体管mp11、mp12、mp13之间的晶体管并联数量为二；当控制电路15控制第二开关s21、s22、s23均导通时，第一p型晶体管mp11、mp12、mp13均为导通，第一p型晶体管mp11、mp12、mp13之间的晶体管并联数量为三；其余则依此类推，于此不再赘述。当导通的第一p型晶体管mp11、mp12、mp13的数量愈多时，等效的第一p型晶体管mp1具有较大的尺寸。基此，根据等效的第一n型晶体管mn1及第一p型晶体管mn1的不同尺寸，偏压补偿电路14能切换改变输入与增益级电路12产生的增益偏压，使运算放大器1根据不同的增益偏压产生对应的输出信号。换言之，根据不同的增益偏压，运算放大器1的极点移动而具有不同的操作频宽。其中，若等效的第一n型晶体管mn1及等效的第一p型晶体管mp1的尺寸愈大，运算放大器1的操作频宽愈趋于高频，若等效的第一n型晶体管mn1及等效的第一p型晶体管mp1的尺寸愈小，运算放大器1的操作频宽则愈趋于低频。于是，运算放大器1能支援高频或低频的应用。当运算放大器1欲使用在高频的环境中时，控制电路15能控制较多数量(例如，三)的第一开关s11、s12、s13为导通并控制较多数量(例如，三)的第二开关s21、s22、s23为导通，使等效的第一n型晶体管mn1及等效的第一p型晶体管mp1具有较大的尺寸，也就是运算放大器1的操作频宽较高，运算放大器1能达到高速的目的；反之，当运算放大器1欲使用在低频的环境中时，控制电路15能控制较少数量(例如，一)的第一开关s11、s12、s13为导通并控制较少数量(例如，一)的第二开关s21、s22、s23为导通，使等效的第一n型晶体管mn1及等效的第一p型晶体管mp1具有较小的尺寸，也就是运算放大器1的操作频宽较低，运算放大器1能达到省电的目的。在一实施例中，如图2所示，输入与增益级电路12还包含增益电路121、122，增益电路121、122分别连接节点n1、n2，且增益电路121、122经由节点n1、n2耦接偏压补偿电路14。再者，以第一n型晶体管mn11、mn12、mn13及第一p型晶体管mp11、mp12、mp13为mosfet为例，如图2及图3所示，第一n型晶体管mn11、mn12、mn13的漏极端与源极端分别连接节点n1、n2，第一n型晶体管mn11、mn12、mn13互为并联，第一p型晶体管mp11、mp12、mp13的源极端与漏极端分别连接节点n1、n2，第一p型晶体管mp11、mp12、mp13互为并联，且开关s11-s13、s21-s23分别连接第一p型晶体管mp11、mp12、mp13及第一p型晶体管mp11、mp12、mp13的栅极端。在一实施例中，如图2所示，输出级电路13包含第二n型晶体管mn2及第二p型晶体管mp2。第二p型晶体管mp2的控制端(以第二n型晶体管mn2及第二p型晶体管mp2为mosfet为例，控制端即栅极端)耦接节点n1，且第二p型晶体管mp2的控制端经由节点n1耦接第一p型晶体管mp11、mp12、mp13的源极端以及第一n型晶体管mn11、mn12、mn13的漏极端；第二n型晶体管mn2的控制端耦接节点n2，且第二n型晶体管mn2的控制端经由节点n2耦接第一p型晶体管mp11、mp12、mp13的漏极端及第一n型晶体管mn11、mn12、mn13的源极端。再者，第二n型晶体管mn2的控制端及第二p型晶体管mp2的控制端之间的连接点n3作为运算放大器1的输出端out，即连接点n3产生前述的输出信号。在一实施例中，请合并参照图2及图4，偏压补偿电路14还包含多个电阻r11-r13、r21-r23形成的电阻阵列、多个电容c11-c13、c21-c23形成的电容阵列以及多个第三开关s31-s33、s61-s63及多个第四开关s41-s43、s51-s53。其中，图2是以等效电阻r1、r2表示等效的电阻阵列且以等效电容c1、c2表示等效的电容阵列为例，且图4是以偏压补偿电路14包含六个电阻r11-r13、r21-r23与相应的六个开关s31-s33、s61-s63以及六个电容c11-c13、c21-c23与相应的六个开关s41-s43、s51-s53为例，然本发明不以此为限，电阻阵列与电容阵列亦可分别包含其他数量的电阻与电容。如图2及图4所示，电阻阵列与电容阵列耦接在节点n1与节点n2之间，即电阻阵列与电容阵列耦接在第二p型晶体管mp2的控制端与第二n型晶体管mn2的控制端之间，电阻阵列与电容阵列并联于第一n型晶体管mn11-mn13及第一p型晶体管mp11-mp13。更进一步来看，如图4所示，电阻r11、r12、r13与第三开关s31、s32、s33以及电容c11、c12、c13与第四开关s41、s42、s43耦接在节点n1与输出端out之间；电容c21、c22、c23与第四开关s51、s52、s53以及电阻r21、r22、r23与第三开关s61、s62、s63耦接在输出端out与节点n2之间。其中，电阻r11、r12、r13之间互为并联，且电阻r11、r12、r13分别串联于第三开关s31、s32、s33；电容c11、c12、c13之间互为并联，且电容c11、c12、c13分别串联于第四开关s41、s42、s43；电容c21、c22、c23之间互为并联，且电容c21、c22、c23分别串联于第四开关s51、s52、s53；电阻r21、r22、r23之间互为并联，且电阻r21、r22、r23分别串联于第三开关s61、s62、s63。基此，控制电路15能分别控制第三开关s31、s32、s33为导通或截止，以改变电阻r11、r12、r13之间的电阻并联数量，且控制电路15能分别控制第四开关s41、s42、s43为导通或截止，以改变电容c11、c12、c13之间的电容并联数量，且控制电路15能分别控制第三开关s61、s62、s63为导通或截止，以改变电阻r21、r22、r23之间的电阻并联数量，且控制电路15能分别控制第四开关s51、s52、s53为导通或截止，以改变电容c21、c22、c23之间的电容并联数量。控制电路15能通过改变前述的电阻并联数量与电容并联数量而切换于节点n1、n2的增益偏压，使输出级电路13根据不同的增益偏压产生对应的输出信号，即运算放大器1具有不同的操作频宽。举例来说，若运算放大器1欲操作在高频的应用中，控制电路15可控制第三开关s31、s32、s33中较多数量(例如，三)的开关为导通并控制第三开关s61、s62、s63中较多数量(例如，三)的开关为导通，且控制电路15控制第四开关s41、s42、s43中较少数量(例如，一)的开关为导通并控制第四开关s51、s52、s53中较少数量(例如，一)的开关为导通，使节点n1与n2之间具有较小的电阻值及电容值；反之，若运算放大器1欲操作在低频的应用中，控制电路15可控制第三开关s31、s32、s33中较少数量(例如，一)的开关为导通并控制第三开关s61、s62、s63中较少数量(例如，一)的开关为导通，且控制电路15控制第四开关s41、s42、s43中较多数量(例如，三)的开关为导通并控制第四开关s51、s52、s53中较多数量(例如，三)的开关为导通，使节点n1、n2之间具有较大的电阻值及电容值。基此，节点n1、n2之间的电阻阵列的不同电阻值与电容阵列的不同电容值能搭配等效的第一n型晶体管mn1的不同晶体管尺寸以及等效的第一p型晶体管mp1的不同晶体管尺寸，使运算放大器1具有对应的操作频宽而符合其应用的产品。在一实施例中，电流镜电路11产生电流大小可切换的偏压电流i2。如图2、图5及图6所示，电流镜电路11包含多个输入晶体管m11、m12、m13、多个第五开关s71、s72、s73、多个输出晶体管m21、m22、m23及多个第六开关s81、s82、s83。其中，图2是以等效的输入晶体管m1表示输入晶体管m11、m12、m13，且以等效的输出晶体管m2表示输出晶体管m21、m22、m23；并且，图5及图6是以电流镜电路11包含三个输入晶体管m11-m13及三个输出晶体管m21-m23为例，然本公开不以此为限制，电流镜电路11可包含其他数量的输入晶体管及输出晶体管。以输入晶体管m11、m12、m13及输出晶体管m21、m22、m23为mosfet为例，每一输入晶体管m11、m12、m13的栅极端g与漏极端d相连接，且输入晶体管m11、m12、m13之间互为并联，即输入晶体管m11、m12、m13的漏极端d之间相互连接且输入晶体管m11、m12、m13的源极端s之间相互连接，输入晶体管m11、m12、m13的栅极端g分别耦接第五开关s71、s72、s73。输出晶体管m21、m22、m23之间互为并联，即输出晶体管m21、m22、m23的漏极端d之间相互连接且输出晶体管m21、m22、m23的源极端s之间相互连接，输出晶体管m21、m22、m23的栅极端g分别耦接第六开关s81、s82、s83。请合并参照图2、图5及图6，输入晶体管m11-m13接收参考电流i1，输出晶体管m21-m23等比例地根据参考电流i1产生为镜电流的偏压电流i2(其中，偏压电流i2与参考电流i1的比值等于等效的输出晶体管m2的长宽比与等效的输入晶体管m1的长宽比的比值)。于是，控制电路15能分别控制第五开关s71、s72、s73及第六开关s81、s82、s83为导通或截止。当第五开关s71、s72、s73导通，输入晶体管m11、m12、m13导通，当第五开关s71、s72、s73截止，输入晶体管m11、m12、m13截止；当第六开关s81、s82、s83导通，输出晶体管m21、m22、m23导通，当第六开关s81、s82、s83截止，输出晶体管m21、m22、m23截止。根据输入晶体管m11、m12、m13的导通或截止，控制电路15能控制输入晶体管m11、m12、m13之间的晶体管并联数量，使等效的输入晶体管m1具有不同的长宽比；根据输出晶体管m21、m22、m23的导通或截止，控制电路15能控制输出晶体管m21、m22、m23之间的晶体管并联数量，使等效的输出晶体管m2具有不同的长宽比；于是，根据等效的输入晶体管m1及等效的输出晶体管m2的不同长宽比，电流镜电路11能产生具有不同电流大小的偏压电流i2，也就是控制电路15能控制开关s71、s72、s73、s81、s82、s83为导通或截止而切换偏压电流i2的电流大小。举例来说，以输入晶体管m11、m12、m13及输出晶体管m21、m22、m23均具有相同的参数k值为例，若控制电路15控制开关s71、s81、s83为导通且开关s72、s73、s82为截止，则输入晶体管m11及输出晶体管m21、m23为导通且输入晶体管m12、m13及输出晶体管m22为截止，输入晶体管m11、m12、m13之间的晶体管并联数量(n)为一，输出晶体管m21、m22、m23之间的晶体管并联数量(m)为二，偏压电流i2为参考电流i1的两倍(m/n即为2)；若控制电路15控制开关s71、s72、s73、s81、s83为导通且开关s82为截止，则输入晶体管m11、m12、m13及输出晶体管m21、m23为导通且输出晶体管m22为截止，输入晶体管m11、m12、m13之间的晶体管并联数量(n)为三，输出晶体管m21、m22、m23之间的晶体管并联数量(m)为二，偏压电流i2为参考电流i1的2/3倍(m/n即为2/3)。其余则依此类推，于此不再赘述。基此，若运算放大器1欲操作在高频的应用中，控制电路15可控制电流镜电路11产生较大的偏压电流i2，若运算放大器1欲操作在低频的应用中，控制电路15可控制电流镜电路11产生较小的偏压电流i2，使运算放大器1具有不同的操作频宽，运算放大器1能同时支援高频或低频的应用。在一实施例中，输入晶体管m11、m12、m13及输出晶体管m21、m22、m23可为n型mosfet或p型mosfet。请参照图7，图7为本公开的开关s11-s13、s21-s23、s31-s33、s41-s43、s51-s53、s61-s63、s71-s73、s81-s83的一实施方式的电路图。开关s11-s13、s21-s23、s31-s33、s41-s43、s51-s53、s61-s63、s71-s73、s81-s83可包含pmos晶体管及nmos晶体管，pmos晶体管及nmos晶体管分别包含两控制端c、cb，两控制端c、cb分别接收互为反向的两控制信号，互为反向的两控制信号能控制pmos晶体管或nmos晶体管为导通。综上所述，根据本公开的运算放大器的一实施例，运算放大器具有可切换的频宽，能满足不同频宽的产品应用需求，且具有良好的稳定度(unitgainstable)。再者，通过电流镜电路切换运算放大器的偏压电流具有设计简单，电路布局容易的优点，且以头尾配合相连的晶体管元件搭配电阻电容的切换的设计，使运算放大器能切换的频宽范围较大，运算放大器可适用于低电流低频宽至高电流高频宽的大范围的不同应用。虽然本公开已以实施例公开如上然其并非用以限定本公开，任何所属
技术领域：
：中技术人员，在不脱离本公开的精神和范围内，当可作些许的变动与润饰，故本公开的保护范围当视权利要求所界定者为准。当前第1页12当前第1页12