一种高速采样与重构方法与流程

本发明属于信号采样与重构技术领域，更为具体地讲，涉及一种高速及大带宽信号进行高速采样与重构的方法。

背景技术：

对模拟信号进行采样必须满足香农-乃奎斯特采样定律，即所需要的采样率至少是信号带宽的两倍。这就意味着模拟信号的带宽越大，对采样率的要求就越高；而单一的模数转换器adc的采样率是十分有限的，这就造成了信号带宽变大化趋势与adc器件性能现状的剧烈矛盾。

像当今流行的5g通信、卫星雷达通信、数据链传输等应用，所需处理的信号带宽均达到了几个g赫兹甚至更高，这是现有的单一adc无法进行直接采样的。时下流行利用多片adc进行并行采样来打破单一adc的瓶颈，较多应用的主要有时间交替式采样与重构和频率交替式采样与重构两种方法。但是前者只能单纯的提高采样率，而能处理的信号带宽仍等同于每一个adc的器件带宽，无法解决大带宽信号处理问题。因此，针对大带宽信号，往往采用频率交替式采样与重构方法实现，以m个adc进行并列采样以实现总体采样率为fs为例，其实现原理如图1所示。

对于现有频率交替式采样与重构方法，如图1所示，m个adc的采样频率降低为fs/m，且该方法能处理的最大信号带宽为fs/2，针对大带宽信号的获取行之有效，但是却需要利用一个模拟低通滤波器和若干个模拟带通滤波器对输入信号进行频带分选，不仅复杂程度高，阶数很高的带通滤波器还往往难以实现。另外，在adc后端的数字信号处理器件中所需设计的重构算法也相当复杂，对该方法的实现效果影响很大。因此，总体来讲，现有频率交替式采样与重构方法的硬件实现难度很大，且效果不佳，现下也主要停留在理论研究阶段。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种高速采样与重构的方法，以更高效、更具有可实现地对大带宽信号进行模数转换处理。

为实现上述发明目的，本发明高速采样与重构的方法，其特征在于，包括以下步骤：

(1)、将m个正交本振信号分别与输入大带宽信号进行混频处理，得到m路混频信号，其中，第m路的正交本振信号的模拟谐振角频率为ωm，并等于(2m+1)πfs/(2m)，m＝0,1,...,m-1，fs为对输入大带宽信号进行直接采样所需要的采样率；

(2)、对m路混频信号分别进行低通滤波，得到m路基带信号，其中，每一路低通滤波采用的模拟低通滤波器的性能参数均相同，其截止频率为fs/(2m)；

(3)、对m路基带信号分别进行采样，得到m路基带数字信号，其中，每一路采样的adc的采样时钟频率均相同，且均为fs/(2m)；

(4)、对m路基带数字信号分别进行插值处理，得到m路插值基带数字信号，其中，每一路插值处理的插值运算模块的插值因子均为2m；

(5)、对m路插值基带数字信号分别进行数字低通滤波运算，得到m路低频插值基带数字信号，其中，每一路数字低通滤波采用的数字低通滤波器，其所需要用到的抽头系数及冲激响应均相同；

(6)、对于m路低频插值基带数字信号，将第i路低频插值基带数字信号与角频率为ωi的数字信号进行正交混频，得到m路混频输出数字信号，其中，ωi＝(2i+1)π/(2m)；

(7)、对于m路混频输出数字信号，同时进行幅相失衡校正，对因i、q采样带来的失衡影响进行补偿，得到m路校准数字信号，

(8)、将m路校准数字信号进行加和处理，得到高速采样和重构的数字信号，且该数字信号的采样率为fs。

本发明的发明目的是这样实现的：

本发明高速采样与重构的方法，将0～fs频段等分为m个子频段，每个子频段带宽均为fs/m，且中心模拟角频率为(2i+1)πfs/(2m)，首先利用正交本振信号和混频器，将各个输入大带宽信号的子频段信号的频谱搬移至基带，并借助模拟低通滤波器滤除带外无用信号，然后对每一路基带信号即搬移至基带的子频带信号同时进行模数转换，紧接着对模数转换后得到的数字信号进行对称的数字上变频处理(由插值运算、数字低通滤波运算和数字正交混频运算完成)，数字上变频处理的目的除了将数据率从fs/(2m)提升至fs以外，还将前述各位于基带的子频带信号中心频率上搬移至原始射频位置。最后，将各数字上变频处理后的数字信号进行加和处理，得到的输出信号即是输入大宽带信号的无失真复现。

与现有频率交替式采样与重构方法相比较，本发明高速采样与重构方法还具有以下优势：

(1)、adc前端的每一个模拟低通滤波器性能参数均相同，且adc后端数字信号处理器件中所需设计的数字低通滤波器的抽头系数及冲激响应均相同，极大地降低了设计复杂度；

(2)、实现在采样率为fs的条件下对一大带宽信号进行采样与重构的处理过程，所需要的每个adc的采样率以及处理带宽，较常用的频率交替式采样与重构方法而言，进一步降低了一半，意味着对每个adc的要求更宽松。

可见本发明高速采样与重构方法，能对大带宽信号进行有效的模数转换处理，解决了常用的频率交替式采样与重构方法的设计复杂、难以实现的局限。特别是随着信号带宽的进一步提升，现有频率交替式采样与重构方法将逐渐失效，而本发明高速采样与重构方法还能继续胜任，而且更易于工程实现。

附图说明

图1是现有频率交替式采样与重构方法的原理框图；

图2是本发明高速及大带宽信号进行高速采样与重构的方法一种具体实施方式的流程图；

图3是本发明高速及大带宽信号进行高速采样与重构的方法一种具体硬件实现方式的原理框图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图2是本发明高速及大带宽信号进行高速采样与重构的方法一种具体实施方式的流程图，图3是其具体硬件实现方式的原理框图。

在本实施例中，如图2、3所示，本发明高速采样与重构的方法包括以下步骤：

步骤s1：混频处理

将m个正交本振信号分别与输入模拟信号即大带宽信号进行混频处理，得到m路混频信号，其中，第m路的正交本振信号的模拟谐振角频率为ωm，并等于(2m+1)πfs/(2m)，m＝0,1,...,m-1，fs为对输入大带宽信号进行直接采样所需要的采样率，往往很高甚至极高，也可称为总体采样率。

具体而言，m个正交本振信号，其模拟谐振角频率分别为ω0,ω1,…ωm-1，具体值依次等于πfs/(2m),3πfs/(2m),...,(2m-1)πfs/(2m)，各自输入到各自对应的混频器中与输入大带宽信号进行混频处理，得到m路混频信号。

输入大带宽信号为需要进行高速采样和重构的模拟信号，表示为x(t)，而m个正交本振的数学表达式为其中，那么，经过m个混频器后，得到m个混频信号xm(t)，混频信号xm(t)的频响表示为：

xm(jω)＝x(jω+jωm)(1)

步骤s2：模拟低通滤波

对m路混频信号分别进行低通滤波，得到m路基带信号，其中，每一路低通滤波采用的模拟低通滤波器的性能参数均相同，其截止频率为fs/(2m)。

混频后得到的各路混频信号经由相同性能参数的模拟低通滤波器滤除带外无用信号，若用φ(jω)表示低通滤波器的频响，则得到滤波后第m路基带信号的频域表征为：

步骤s3：adc采样

对m路基带信号分别进行采样，得到m路基带数字信号，其中，每一路采样的adc的采样时钟频率均相同，且均为fs/(2m)。

第m路基带信号信号经该路的adc转换后得到第m路基带数字信号xm[n]，其频域等式可表达为：

式(3)中，ts＝1/fs表示总体采样周期。

步骤s4：插值处理

对m路基带数字信号分别进行插值处理，得到m路插值基带数字信号，其中，每一路插值处理的插值运算模块的插值因子均为2m。

步骤s5：数字低通滤波运算

对m路插值基带数字信号分别进行数字低通滤波运算，得到m路低频插值基带数字信号，其中，每一路数字低通滤波采用的数字低通滤波器，其所需要用到的抽头系数及冲激响应均相同。

步骤s6：正交混频

对于m路低频插值基带数字信号，将第i路与角频率为ωi的数字信号进行正交混频，得到m路混频输出数字信号，其中，ωi＝(2i+1)π/(2m)。

对第m路基带数字信号xm[n]进行2m倍插值处理、数字低通滤波运算和正交混频，得到数字信号ym[n]，其频域等式可表达为

其中，ψ(e^jω)是数字低通滤波器的频域表达式。

步骤s7：幅相失衡校正

对于m路混频输出数字信号，同时进行幅相失衡校正，对因i、q采样带来的失衡影响进行补偿，得到m路校准数字信号；

步骤s8：加和

将m路校准数字信号进行加和处理，得到高速采样和重构的数字信号即数字输出信号，且该数字信号的采样率为fs。

用y[n]表示时域的数字输出信号即高速采样和重构的数字信号，则其频谱响应可表示为：

其中，

且应满足，

式(7)中，a表示信号采样的幅值增益，τ代表信号处理的延迟因子。

在本实施例中，如图3所示，采用高性能的数字信号处理器件，如fpga、dsp、asic等来完成adc采样后的插值处理、数字低通滤波运算、正交混频、幅相失衡校正、加和等处理，将m路adc输出的m路基带数字信号均送入该数字信号处理器件中进行处理。

在数字信号处理器件中进行硬件编程设计，首先设计一组(m个)插值因子为2m的插值运算模块，分别对m路的adc输出的基带数字信号进行插值处理，然后对插值后的m路基带数字信号分别进行数字低通滤波运算，每一路信号的数字低通滤波所需要用到的抽头系数及冲激响应均相同。

设计m个数控振荡器nco，与数字低通滤波运算后得到的m路低频插值基带数字信号通过乘法器进行正交混频处理，其中m个数控振荡器的数字角频率为ω0,ω1,…ωm,…ωm-1，并依次等于

将m个乘法器输出的信号即混频输出数字信号同时送入幅相失衡校正模块，对因i、q采样带来的失衡影响进行补偿，得到m路校准数字信号并送入后级加法器，即将m路校准数字信号进行求和处理，得到数字输出信号即高速采样和重构的数字信号。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。