泄放电路的控制电路、芯片及驱动系统的制作方法

本实用新型涉及照明技术领域，特别是涉及一种泄放电路的控制电路、芯片及驱动系统。

背景技术：

led(lightemittingdiode)，发光二极管，简称led)照明装置因其能耗低、体积小、耐用性高等优点在照明行业及其他用作指示灯的领域得到了广泛应用。在led照明装置的一种应用中，通过调光器调整led灯的亮暗。

典型的可控硅调光器电路结构如图1所示，电位器130和电容c构成移相触发网络，当电容c两端电压上升至双向触发二极管140的阻断电压时，双向触发二极管140击穿，双向可控硅150被触发导通，电源110为灯泡120提供电流，灯泡120被点亮，同时电容c被放电。调节电位器130可改变rc时间常数，从而改变双向可控硅150导通时对应的工频相位，以达到改变灯泡120亮度的目的。

基于上述可控硅调光器的工作原理，为了使led驱动器能在可控硅调光器下正常工作，如图2所示，图2为一种现有技术的适用于可控硅调光器的led驱动系统的结构示意图，该led驱动系统包括泄放电路210以及led驱动器220。图3为适用于可控硅调光器的led驱动系统波形。由于调光器100自身的特性，当调光器100处于导通状态时需要有足够的负载电流维持其导通状态，因此led驱动器220，特别是线性led驱动器220会在整流桥后并联泄放电路210。泄放电路210通常始终处于工作状态，当主功率回路电流不足以维持调光器100的正常导通时，提供额外的电流。然而，在实际应用中，由于整流桥后电压很高，泄放电路210会产生较大功耗，对驱动系统可靠性带来不利影响。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种泄放电路的控制电路、芯片及驱动系统，用于解决现有技术中泄放电路功耗大、系统可靠性差的问题。

为实现上述目的及其他相关目的，本实用新型的实施例提供一种泄放电路的控制电路，连接调光器和泄放电路，用于根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路的延迟导通时间，并根据所述延迟导通时间生成用于动态调节所述泄放电路的使能信号。

于本实用新型的一实施例中，所述控制电路包括：时间差获取模块，在每个周期检测反映母线电压的电信号，以获取调光器导通时刻，并根据所述导通时刻与期望导通时刻获取一时间差；延迟时间控制模块，连接所述时间差获取模块，用以根据当前周期的时间差、延迟时间调节量以及所述预设时间差阈值控制下一周期泄放电路的延迟导通时间；使能信号生成模块，连接所述延迟时间控制模块，用以在计时达到所述延迟导通时间时生成所述使能信号。

于本实用新型的一实施例中，所述时间差获取模块包括：指示信号生成单元，用以检测反映母线电压的电信号，根据所述反映母线电压的电信号生成第一指示信号和第二指示信号；时间差获取单元，用以根据所述第一指示信号超前所述期望导通时刻的时间差获取所述调光器导通时刻超前所述期望导通时刻的所述时间差。

于本实用新型的一实施例中，所述第一指示信号指示调光器中可控硅导通时刻，所述第二指示信号指示反映母线电压的电信号的谷底处。

于本实用新型的一实施例中，所述指示信号生成单元用以将所述反映母线电压的电信号与至少一个参考阈值进行比较，根据比较结果生成所述第一指示信号和所述第二指示信号。

于本实用新型的一实施例中，所述控制电路基于一接收到的调节控制指令获取所述期望导通时刻。

于本实用新型的一实施例中，所述控制电路还包括：期望时刻生成模块，用以获取调光器的期望导通时刻，并将所述期望导通时刻输出至所述时间差获取模块。

于本实用新型的一实施例中，所述期望时刻生成模块基于所述反映母线电压的电信号与一电压阈值的比较结果获取所述期望导通时刻。

于本实用新型的一实施例中，所述期望时刻生成模块基于一接收到的调节控制指令获取所述期望导通时刻。

于本实用新型的一实施例中，所述控制电路还包括：延迟时间调节量生成模块，与所述时间差获取模块相连，用以根据所述时间差生成延迟时间调节量；所述延迟时间调节量大于或等于0，且小于或等于所述时间差。

于本实用新型的一实施例中，所述延迟时间控制模块进一步用以根据当前周期的延迟导通时间、延迟时间调节量、预设时间差阈值、时间差生成下一个周期中泄放电路的延迟导通时间；当所述时间差大于所述预设时间差阈值时，控制下一周期的所述延迟导通时间等于当前周期的延迟导通时间与延迟时间调节量的和，在所述时间差小于所述预设时间差阈值时，控制下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间。

于本实用新型的一实施例中，所述下一个周期中泄放电路的延迟导通时间在所述反映母线电压的电信号处于谷底处更新。

于本实用新型的一实施例中，当所述控制电路上电复位或者所述第一指示信号滞后于所述期望导通时刻时，所述下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间。

于本实用新型的一实施例中，所述控制电路还包括：计时模块，与所述指示信号生成单元相连，用以在当前周期的所述第二指示信号有效时开始计时，且当所述计时时长等于当前周期的延迟导通时间时，产生控制所述泄放电路正常工作的使能信号；在下一周期的所述第二指示信号有效时，产生控制关闭所述泄放电路的使能信号。

本实用新型的实施例还提供一种芯片，包括：用于连接设置于供电母线的输入端；用于连接设置于供电母线的泄放电路的输出端；以及如上所述的控制电路，连接调光器和泄放电路，用于根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路的延迟导通时间，并根据所述延迟导通时间生成用于动态调节所述泄放电路的使能信号。

本实用新型的实施例还提供一种驱动系统，与一调光器相连，所述驱动系统包括：整流电路，用于将外部交流输入的电压进行整流后输出给负载；如上所述的控制电路；泄放电路，连接于所述控制电路，用以在接收到所述控制电路输出的使能信号时使能；驱动电路，驱动所述负载。

如上所述，本实用新型的泄放电路的控制电路、芯片及驱动系统，具有以下有益效果：

本实用新型通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路的功耗，提高调光器的驱动系统的可靠性。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1显示为现有技术中典型的可控硅调光器电路结构示意图。

图2显示为现有技术中适用于可控硅调光器的led驱动系统的结构示意图。

图3显示为现有技术中适用于可控硅调光器的led驱动系统的波形图。

图4显示为本申请中泄放电路的控制电路在驱动系统中的结构示意图。

图5显示为本申请的泄放电路的控制电路基于调光器导通时刻与期望导通时刻的时间差控制泄放电路工作状态的流程图。

图6显示为本申请的泄放电路的控制电路在一实施方式中的结构示意图。

图7显示为本申请的泄放电路的控制电路控制可控硅调光器导通角的时序图。

图8显示为本申请的泄放电路的控制电路中的时间差获取模块在一实施方式中的结构示意图。

图9显示为本申请的泄放电路的控制电路中的指示信号生成单元在一实施方式中的结构示意图。

图10显示为本申请的泄放电路的控制电路中的比较电路在一实施方式中的结构示意图。

图11显示为本申请的泄放电路的控制电路中的指示信号生成单元在一实施方式中的具体电路结构示意图。

图12显示为本申请的泄放电路的控制电路中的指示信号生成单元在一实施方式中的时序图。

图13显示为本申请的泄放电路的控制电路在另一实施方式中的结构示意图。

图14显示为本申请的泄放电路的控制电路在另一实施方式中的结构示意图。

图15显示为本申请的泄放电路的控制电路在另一实施方式中的结构示意图。

图16显示为本申请的泄放电路的控制电路在另一实施方式中的结构示意图。

图17显示为本申请的泄放电路的控制电路在另一实施方式中的结构示意图。

图18显示为本申请芯片在一种实施方式中的封装结构示意图。

图19显示为本申请芯片在另一种实施方式中的封装结构示意图。

图20显示为本申请泄放电路控制方法在一种实施方式中的流程图。

图21显示为本申请泄放电路控制方法中的步骤s110在一种实施方式中的流程图。

图22显示为本申请泄放电路控制方法的整体工作流程图。

图23显示为本申请驱动方法在一种实施方式中的流程图。

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本申请可实施的范畴。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“a、b或c”或者“a、b和/或c”意味着“以下任一个：a；b；c；a和b；a和c；b和c；a、b和c”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

一般地，对于应用调光器或调光装置的照明系统，由于调光器或调光装置自身的特性，照明装置驱动器在整流桥后并联有泄放电路，该泄放电路始终处于工作状态，以在主功率回路电流不足以维持调光器的正常导通时提供额外的电流。在这种情况下，由于整流桥后电压很高，导致泄放电路产生较大的功耗，对驱动系统可靠性带来不利影响。鉴于此，本申请提供一种泄放电路的控制电路，用于解决现有技术中泄放电路功耗大、系统可靠性差的问题。

以下将详细阐述本实施例的泄放电路的控制电路、芯片及驱动系统的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的泄放电路的控制电路、芯片及驱动系统。

请参阅图4，图4显示为本申请中泄放电路320的控制电路310与调光器100、泄放电路320之间结构关系的示意图。泄放电路320的控制电路310生成泄放电路320的使能信号bleeder_en，该使能信号用于控制泄放电路320的工作状态。进一步地，使能信号可以包括用于控制泄放电路正常工作的使能信号和关闭泄放电路的使能信号。

其中，调光器100通常设置在交流输入电源与整流桥之间。调光器100是用于改变照明装置(即负载350)中光源的光通量、调节照度水平的一种电气装置。在本实施例中，调光器100为前缘切相调光器，也就是说，本实施例的泄放电路320的控制电路310适用于前缘切相调光器，当泄放电路320始终处于使能状态下时，调光器100中的可控硅的导通角仅由调光器100内部的电位器状态决定。

本实施例中，当调光器100自身决定的导通角度过大时，通过控制泄放电路320的使能信号，使调光器100的双向可控硅延迟至期望电源相位处(即期望导通时刻)才触发导通，以减小泄放电路320的损耗。

容易理解地，当驱动系统未连接调光器100时，泄放电路320不工作，本实施例中的泄放电路320的控制电路310也不工作。

于本实施例中，泄放电路320的控制电路310基于调光器100导通时刻与期望导通时刻的时间差来生成泄放电路320的使能信号以控制泄放电路320的工作状态。请参阅图5，图5显示为本申请泄放电路320的控制电路310基于调光器100导通时刻与期望导通时刻的时间差控制泄放电路320工作状态的流程图。

如图5所示，初始状态下，泄放电路320的初始延迟导通时间被置为0，将调光器100导通时刻与期望导通时刻的时间差与预设时间差阈值比较，若时间差大于预设时间差阈值，则泄放电路320的下一周期延迟导通时间等于当前周期的延迟导通时间与延迟时间调节量的和，在时间差小于预设时间差阈值时，控制泄放电路320的下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间。其中，延迟时间调节量可以根据时间差生成，此时取值介于0到时间差，延迟时间调节量也可以为设定值，取值小于预设时间差阈值。

以下对本实施例中的泄放电路320的控制电路310的原理和实施方式进行进一步详细说明。

于本实施例中，控制电路310用以检测驱动系统中的反映母线电压的电信号，并基于反映母线电压的电信号产生用于动态调节泄放电路320的工作状态的使能信号。具体地，于本实施例中，控制电路310连接调光器100和泄放电路320，用于根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路320的延迟导通时间，并根据延迟导通时间生成用于动态调节泄放电路320的使能信号。

鉴于此，本实施例通过控制泄放电路320的使能信号，使调光器100的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路320的功耗，提高调光器100的驱动系统的可靠性。

具体地，如图6所示，本实施例提供的泄放电路320的控制电路310包括：时间差获取模块311，延迟时间控制模块312以及使能信号生成模块313。

于本实施例中，时间差获取模块311在每个周期检测反映母线电压的电信号(图4和图7中所示的vbus)，以获取调光器导通时刻，并根据导通时刻与期望导通时刻获取一时间差(如图7中所示的tgap)。具体地，如图8所示，时间差获取模块311包括：指示信号生成单元311a和时间差获取单元311b。

指示信号生成单元311a用以检测反映母线电压的电信号，根据反映母线电压的电信号生成第一指示信号和第二指示信号。其中，母线是指输入交流电源经整流后输出至负载350的供电传输线路。于本实施例中，第一指示信号指示调光器100中可控硅导通时刻，第二指示信号指示反映母线电压的电信号的谷底处；其中，谷底处可以是谷底时刻或者谷底时刻加减一固定偏移量。

在一种实现方式中，指示信号生成单元311a检测反映母线电压的电信号(vbus)，产生一指示信号(如图7中所示的triac_on)，其中，指示信号的上升沿为第一指示信号，指示信号的下降沿为第二指示信号。也就是说，该指示信号的上升沿指示可控硅导通时刻，该指示信号的下降沿指示反映母线电压的电信号的谷底处。

容易理解地，在其他实现方式中，可以用一个指示信号的下降沿指示可控硅导通时刻，并用该指示信号的上升沿指示反映母线电压的电信号的谷底处；也可以用两路单独的信号分别指示可控硅导通时刻和反映母线电压的电信号的谷底处。也即，当第一指示信号和第二指示信号为同一信号的上升沿或下降沿时，第一指示信号可以是上升沿，第二指示信号为下降沿；或第一指示信号为下降沿，第二指示信号是上升沿。当第一指示信号和第二指示信号为单独的两个信号时，还可以同时为上升沿或同时为下降沿。

更进一步地，指示信号生成单元311a用以将反映母线电压的电信号与至少一个参考阈值进行比较，根据比较结果生成第一指示信号和第二指示信号。具体地，如图9所示，此时，指示信号生成单元311a包括：比较电路3111和触发器3112。

比较电路3111用以将至少一个参考阈值与反映母线电压的电信号进行比较，生成比较结果(即比较控制信号)；所示触发器3112与比较电路3111相连，用以藉由比较控制信号生成第一指示信号和第二指示信号。

其中，比较电路3111生成第一指示信号和第二指示信号的一种实现结构请参阅图10，如图10所示，比较电路3111包括：第一比较器3111a，第二比较器3111b，延迟控制电路3111c以及下降沿检测电路3111d。

以参考阈值为2个为例，第一比较器3111a用以将第一参考阈值与反映母线电压的电信号进行比较，根据比较结果输出第一比较控制信号；第二比较器3111b与触发器3112相连，用以将第二参考阈值与反映母线电压的电信号进行比较，根据比较结果输出第二比较控制信号至触发器3112。

延迟控制电路3111c与第一比较器3111a相连，用以对第一比较控制信号进行延迟，输出一比较延迟信号至触发器3112；下降沿检测电路3111d与第一比较器3111a相连，用以根据第一比较控制信号生成并输出下降沿控制信号至触发器3112。触发器3112根据比较延迟信号和第二比较控制信号生成第一指示信号(即指示信号(triac_on)的上升沿)，并根据下降沿控制信号生成第二指示信号(即指示信号(triac_on)的下降沿)。其中，延迟控制电路3111c产生的比较延迟信号延迟的时间由延迟控制电路3111c内部设定。容易理解地，当第一指示信号为下降沿，或第二指示信号上升沿时，触发器和下降沿检测电路的输出将对应变化。

其中，以一路信号(指示信号(triac_on))的上升沿和下降沿分别表示第一指示信号和第二指示信号为例，比较电路3111的一种具体电路结构如图11所示，该比较电路3111生成第一指示信号和第二指示信号的时序图可参看图12。

如图11所示，反映母线电压的电信号(vbus)与第一参考阈值vt1、第二参考阈值vt2分别比较；第一比较器comp1将反映母线电压的电信号(vbus)与第一参考阈值vt1进行比较，输出第一比较控制信号comp1o，第一比较控制信号comp1o前沿经过延迟控制电路延迟后产生比较延迟信号cmp1o_d，比较延迟信号cmp1o_d输出至触发器dff；第二比较器comp2将反映母线电压的电信号(vbus)与第二参考阈值vt2进行比较，输出第二比较控制信号comp2o，第二比较控制信号comp2o输出至触发器dff，下降沿检测电路与第一比较器comp1相连，根据第一比较控制信号comp1o生成并输出下降沿控制信号至触发器dff。触发器dff根据比较延迟信号cmp1o_d和第二比较控制信号comp2o生成指示信号的上升沿，即第一指示信号，并根据下降沿控制信号生成指示信号的下降沿，即第二指示信号。

如图12所示，当vbus电压由小于第一参考电压阈值vt1向大于第一参考阈值vt1变化时，产生第一比较控制信号comp1o的上升沿，当vbus电压大于第一参考电压阈值vt1时第一比较控制信号comp1o为高电平，当vbus电压由大于第一参考阈值vt1向小于第一参考阈值vt1变化时，产生第一比较控制信号comp1o的下降沿，当vbus电压小于第一参考电压阈值vt1时第一比较控制信号comp1o为低电平。第一比较控制信号comp1o的上升沿经过延迟控制电路延迟后产生比较延迟信号cmp1o_d。当vbus电压由小于第二参考电压阈值vt2向大于第二参考阈值vt2变化时，产生第二比较控制信号comp2o的上升沿，当vbus电压由大于第二参考电压阈值vt2向小于第二参考阈值vt2变化时，产生第二比较控制信号comp2o的下降沿，当vbus电压由大于第二参考电压阈值vt2时，第二比较控制信号comp2o为高电平，当vbus电压由小于第二参考电压阈值vt2时，第二比较控制信号comp2o为低电平。在本实施例中，当比较延迟信号cmp1o_d上升沿到来时，且第二比较控制信号comp2o为高电平则触发器dff被置位，即触发器dff产生指示信号(triac_on)的上升沿，且保持高电平至产生指示信号(triac_on)的下降沿的信号到来。当第一比较控制信号cmp1o的下降沿到来时，触发器dff被复位，即触发器dff输出指示信号(triac_on)的下降沿，且保持低电平至产生指示信号(triac_on)的上升沿的信号到来。

需要说明的是，本领域技术人员应该理解，根据实际电路设计，第一比较器3111a和第二比较器3111b的正负输入端的接入电信号可以互换，例如反映母线电压的电信号(vbus)接第一比较器3111a的正输入端，反映参考电压的第一参考阈值vt1接第一比较器3111a的负输入端，其对应的控制电路310逻辑和相关电信号波形在此不再详述。

于本实施例中，所示触发器3112采用d触发器，延迟控制电路3111c延迟后产生的比较延迟信号cmp1o_d输入到d触发器的c端，第二比较器3111b将输出的第二比较控制信号comp2o输出至d触发器的d端，下降沿检测电路3111d将输出的下降沿控制信号输出至d触发器的r端，d触发器的q端作为输出端输出指示信号。需要说明的是，本实施例中，触发器3112采用d触发器仅为举例，本申请并不限于此。本领域技术人员可以根据实际需求选择合适的触发器3112，在此不再一一赘述。延迟控制电路3111c和下降沿检测电路3111d采用现有技术中具有同等功能的电路，在此不再详述。继续参看图8，时间差获取单元311b用以根据第一指示信号超前期望导通时刻的时间差(例如，图7中所示的，在反映母线电压的电信号(vbus)的第二个周期，phase_target的上升沿(期望导通时刻)超前triac_on的上升沿(第一指示信号)的时间差(tgap)获取调光器导通时刻超前期望导通时刻的时间差。容易理解地，在每一个反映母线电压的电信号(vbus)的周期中，时间差获取单元311b都将获取一次时间差。

进一步地，控制电路310可以基于一接收到的调节控制指令获取期望导通时刻。例如，用户通过操作人机交互面板上的选项按钮发出调节控制指令，人机交互面板基于调节控制指令生成期望导通时刻的信号(如图7所示的phase_target信号)提供给时间差获取单元311b。

于另一实施例中，如图13所示，控制电路310还可以包括：期望时刻生成模块314，用以获取调光器的期望导通时刻，并将期望导通时刻输出至时间差获取模块311。其中，期望时刻生成模块314可以基于反映母线电压的电信号(vbus)与一电压阈值的比较结果获取期望导通时刻，也可以基于一接收到的调节控制指令获取期望导通时刻。

如图6所示，延迟时间控制模块312连接时间差获取模块311，用以根据当前周期的时间差、延迟时间调节量以及预设时间差阈值控制下一周期泄放电路320的延迟导通时间。具体地，于本实施例中，延迟时间控制模块312用以根据当前周期的延迟导通时间、延迟时间调节量、预设时间差阈值、时间差生成下一个周期中泄放电路的延迟导通时间。

在当前周期的时间差大于预设时间差阈值时，控制下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间与延迟时间调节量的和，在当前周期的时间差小于预设时间差阈值时，控制下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间。

在一种实现方式中，如图14和图15所示，控制电路310还可以包括：延迟时间调节量生成模块315。延迟时间调节量生成模块315与时间差获取模块311相连，用以根据时间差生成延迟时间调节量；其中，延迟时间调节量大于或等于0，小于或等于所述时间差。延迟时间调节量可为固定值，也可根据时间差动态调整，例如延迟时间调节量和时间差呈固定比例关系。当时间差小于预设时间差阈值时，延迟时间调节量被复位。

在其他实现方式中，控制电路310可以不包括延迟时间调节量生成模块，此时，延迟时间调节量为设定值，其取值大于零且小于预设时间差阈值。

也就是说，每个反映母线电压的电信号(vbus)周期，调光器100中双向可控硅导通时刻(或导通相位)即第一指示信号(指示信号(triac_on)的上升沿)超前期望的调光器100中双向可控硅导通时刻(或导通相位)的时间差(tgap)被测量，并与预设时间差阈值(t0)比较。

若tgap>t0，则设定下一个周期中泄放电路的延迟导通时间(tdelay_next)为当前周期中泄放电路的延迟导通时间(tdelay)与延迟时间调节量(δt)之和。若tgap<t0，则下一个周期中泄放电路的延迟导通时间(tdelay_next)保持为当前周期的延迟导通时间(tdelay)不变。

若调光器导通时刻(指示信号(triac_on)的上升沿)滞后于调光器100中双向可控硅导通时刻，则下一个周期中泄放电路的延迟导通时间(tdelay_next)设为0。

进一步地，下一个周期中泄放电路的延迟导通时间在反映母线电压的电信号处于谷底处更新一次。当控制电路310上电复位或者第一指示信号滞后于期望导通时刻时(例如，在一个反映母线电压的电信号(vbus)周期中，phase_target的上升沿先于triac_on的上升沿到达)，延迟时间控制模块312输出的下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间。

请继续参看图6，使能信号生成模块313连接延迟时间控制模块312，用以在计时达到延迟导通时间时生成动态调节泄放电路320的使能信号。具体地，如图16所示，控制电路310还可以包括：计时模块316。如图17所示，计时模块与指示信号生成单元相连，用以在当前周期的第二指示信号有效时开始计时，且当所述计时时长等于当前周期的延迟导通时间时，产生控制所述泄放电路正常工作的使能信号；在下一周期的所述第二指示信号有效时，产生控制关闭所述泄放电路的使能信号。

如图17所示，本实施例提供的泄放电路的控制电路的整体工作过程如下：

指示信号生成单元检测反映母线电压的电信号(vbus)，产生一指示信号(triac_on)，其中，指示信号的上升沿指示可控硅导通时刻，该指示信号的下降沿指示反映母线电压的电信号的谷底处；控制电路可以基于一接收到的调节控制指令获取期望导通时刻，或者通过期望时刻生成模块生成期望导通时刻后，提供给时间差获取单元；时间差获取单元检测指示信号(triac_on)的上升沿(第一指示信号)超前期望导通时刻的时间差，输出指示这一个时间差的信号。

延迟时间调节量生成模块根据时间差(tgap)产生延迟时间调节量(δt)信号，当时间差(tgap)小于预设时间差阈值时，延迟时间调节量(δt)被复位。延迟时间控制模块，接收时间差和预设时间差阈值(t0)，并将时间差(tgap)与预设时间差阈值(t0)比较，若tgap>t0，则设定下一个周期中泄放电路的延迟导通时间(tdelay_next)为当前周期中泄放电路的延迟导通时间(tdelay)+延迟时间调节量(δt)。若tgap<t0，则下一个周期中泄放电路的延迟导通时间(tdelay_next)保持当前周期的延迟导通时间(tdelay)不变。当控制电路上电复位或者第一指示信号滞后于期望导通时刻时，下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间。

计时模块在当前周期的所述第二指示信号有效时开始计时，且当所述计时时长等于当前周期的延迟导通时间时，产生控制所述泄放电路正常工作的使能信号；在下一周期的所述第二指示信号有效时，产生控制关闭所述泄放电路的使能信号。

由上可见，本实施例中的控制电路通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路的功耗，提高调光器的驱动系统的可靠性。

本实用新型的实施例还提供一种芯片，芯片包括：用于连接设置于供电母线的输入端；用于连接设置于供电母线的泄放电路320的输出端以及如上的控制电路310。

控制电路310根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路320的延迟导通时间，并根据所述延迟导通时间生成用于动态调节所述泄放电路320的使能信号。

该芯片可以应用于led照明装置或开关电源等需要泄放电路320的装置中，在每个周期检测反映母线电压的电信号，以获取调光器导通时刻，并根据导通时刻与期望导通时刻获取一时间差，根据当前周期的时间差、延迟时间调节量以及预设时间差阈值控制下一周期泄放电路320的延迟导通时间；在计时达到延迟导通时间时生成用于动态调节泄放电路320的使能信号。

请参阅图18，图18显示为本申请芯片在一种实施方式中的封装结构示意图，如图18所示，芯片包含多个引脚，其中至少一个引脚用于接入负载350的供电线路以使供电线路经由芯片构成供电回路。引脚包括：用于采集供电母线上电压信号的第一引脚(vbus)、用于接地的第二引脚(gnd)、用于输出控制信号的第三引脚(bleeder_en)等。此外，当上述泄放电路320的控制电路310中的恒压源为外置电源时，芯片还包含用于连接恒压电源的引脚(vdd)等。其中，第一引脚可基于如图4-图17及其相应描述所示接入整流电路330中的相应输出端。例如，第一引脚连接整流电路330的输出端以获取用于反映供电母线电压变化的电压信号；控制电路310通过第三引脚(bleeder_en)连接泄放电路320中的控制端或输入端。

在一些实施例中，泄放电路320的控制电路310可与泄放电路320集成在一芯片中。其中，控制电路310中的期望时刻生成模块可以设置在芯片内或芯片外。

泄放电路320是基于控制电路310输出的使能信号执行对应工作状态的电路。泄放电路320如cn103841725b中所提供的电路示例，在此不再详述并将其作为具体示例全部引用于此。对应地，芯片可以包括与泄放电路320相关的其他引脚。

在芯片集成有泄放电路320的控制电路310以及泄放电路320的情况下，请参阅图19，图19显示为本申请芯片在另一种实施方式中的封装结构示意图，如图19所示，芯片包括多个引脚，其中至少一个引脚用于接入负载350的供电线路以使供电线路经由芯片构成供电回路。引脚包括：triac、vin、cs1、gnd等。当系统上电后，vin通过内部的高压jfet给芯片供电，芯片通过triac引脚检测输入外部控制信号，其中，通过cs1管脚的电阻值可设置所需的泄放电流。

需要说明的是，上述芯片的封装结构仅为示例，本申请并不限于此。本领域技术人员可以根据需要设计适用的芯片封装结构，在此不再一一赘述。

本实用新型的实施例还提供一种驱动系统，驱动系统可设置在led照明装置或荧光灯照明装置的驱动系统内，驱动系统中的控制电路310和泄放电路320可被封装在一个芯片中，或者驱动系统的整流电路330、控制电路310、泄放电路320和驱动电路可集成在pcb上。

如图4所示，显示为本申请驱动系统在一种实施方式中的结构示意图，驱动系统与一调光器100相连，驱动系统包括：整流电路330，用于将外部交流输入的电压进行整流后输出给负载350；如上的控制电路310；泄放电路320，连接于控制电路310，用以在接收到控制电路310输出的使能信号时使能；驱动电路(led驱动器340)，驱动负载350。如图4所示，于本申请的驱动系统中，连接于外部交流输入的调光器100经整流电路330整流，泄放电路320的控制电路310以及泄放电路320与整流电路330连接，泄放电路320连接驱动系统的led驱动器340，驱动负载350。

具体地，调光器100连接于外部交流输入上，整流电路330与调光器100连接，整流电路330后连接母线，以接收反映母线电压的电信号(vbus)，控制电路310和泄放电路320连接，驱动电路用于驱动负载350。在某些实施例中，整流电路330将外部交流输入的电压进行整流后输出给负载350。控制电路310基于检测母线电压的电信号(vbus)生成使能信号的方式如图4至图17及其相应描述所示，在此不再赘述。泄放电路320接收到控制电路310输出的使能信号bleeder_en时执行对应的工作状态。

本实用新型的实施例还提供一种泄放电路的控制方法，所述方法由上述泄放电路的控制电路310执行。

本实施例的泄放电路的控制方法根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路的延迟导通时间，并根据延迟导通时间生成用于动态调节泄放电路的使能信号。进一步地，使能信号可以包括用于控制泄放电路正常工作的使能信号和关闭泄放电路的使能信号。

鉴于此，本实施例通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路的功耗，提高调光器的驱动系统的可靠性。

本实施例的泄放电路控制方法的原理如下：

初始状态下，泄放电路的初始延迟导通时间被置为0，将调光器导通时刻与期望导通时刻的时间差与预设时间差阈值比较，若时间差大于预设时间差阈值，则泄放电路的下一周期延迟导通时间等于当前周期的延迟导通时间与延迟时间调节量的和，在时间差小于预设时间差阈值时，控制泄放电路的下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间。其中，延迟时间调节量可以根据时间差生成，此时取值介于0到时间差，延迟时间调节量也可以为设定值，取值小于预设时间差阈值。

其中，调光器通常设置在交流输入电源与整流桥之间。调光器是用于改变照明装置(即负载)中光源的光通量、调节照度水平的一种电气装置。在本实施例中，调光器为前缘切相调光器，也就是说，本实施例的泄放电路的控制方法适用于前缘切相调光器，当所示调光器为前缘切相调光器时，当泄放电路始终处于使能状态下时，调光器中的可控硅的导通角仅由调光器内部的电位器状态决定。

本实施例中，当调光器自身决定的导通角度过大时，通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望电源相位处(即期望导通时刻)才触发导通，以减小泄放电路的损耗。

其中，于本实施例中，当驱动系统未连接调光器时，泄放电路不工作，本实施例中的泄放电路的控制方法也不执行。

请参阅图20，图20显示为本申请泄放电路的控制方法在一种实施方式中的流程图。如图20所示，泄放电路的控制方法包括步骤s110，步骤s120以及步骤s130。

以下对本实施例的泄放电路的控制方法中的步骤s110，步骤s120以及步骤s130进行详细说明。

步骤s110，在每个周期检测反映母线电压的电信号，以获取调光器导通时刻，并根据导通时刻与期望导通时刻获取一时间差。

于本实施例中，通过时间差获取模块311在每个周期检测反映母线电压的电信号(图4和图7中所示的vbus)，以获取调光器导通时刻，并根据导通时刻与期望导通时刻获取一时间差(如图7中所示的tgap)。

于本实施例中，具体地，如图21所示，在每个周期检测反映母线电压的电信号，以获取调光器导通时刻，并根据导通时刻与期望导通时刻获取一时间差的一种实现方式包括：

步骤s111，检测反映母线电压的电信号，根据反映母线电压的电信号生成第一指示信号和第二指示信号。

于本实施例中，通过指示信号生成单元311a检测反映母线电压的电信号，根据反映母线电压的电信号生成第一指示信号和第二指示信号。其中，母线是指输入交流电源经整流后输出至负载的供电传输线路。于本实施例中，第一指示信号指示调光器中可控硅导通时刻，第二指示信号指示反映母线电压的电信号的谷底处；其中，谷底处可以是谷底时刻或者谷底时刻加减一固定偏移量。

在一种实现方式中，指示信号生成单元311a检测反映母线电压的电信号(vbus)，产生一指示信号(如图7中所示的triac_on)，其中，指示信号的上升沿为第一指示信号，指示信号的下降沿为第二指示信号。也就是说，该指示信号的上升沿指示可控硅导通时刻，该指示信号的下降沿指示反映母线电压的电信号的谷底处。

容易理解地，在其他实现方式中，可以用一个指示信号的下降沿指示可控硅导通时刻，并用该指示信号的上升沿指示反映母线电压的电信号的谷底处；也可以用两路单独的信号分别指示可控硅导通时刻和反映母线电压的电信号的谷底处。也即，当第一指示信号和第二指示信号为同一信号的上升沿或下降沿时，第一指示信号可以是上升沿，第二指示信号为下降沿；或第一指示信号为下降沿，第二指示信号是上升沿。当第一指示信号和第二指示信号为单独的两个信号是，还可以同时为上升沿或同时为下降沿。

更进一步地，检测反映母线电压的电信号，根据反映母线电压的电信号生成第一指示信号和第二指示信号的一种实现方式包括：将反映母线电压的电信号与至少一个参考阈值进行比较，根据比较结果生成第一指示信号和第二指示信号。

于本实施例中，通过比较电路3111将至少一个参考阈值与反映母线电压的电信号进行比较，生成比较结果(即比较控制信号)；通过触发器3112藉由比较控制信号生成第一指示信号和第二指示信号。

其中，比较电路3111生成第一指示信号和第二指示信号的一种实现结构请参阅图10，如图10所示，比较电路3111包括：第一比较器3111a，第二比较器3111b，延迟控制电路3111c以及下降沿检测电路3111d。

以参考阈值为2个为例，通过第一比较器3111a将第一参考阈值与反映母线电压的电信号进行比较，根据比较结果输出第一比较控制信号；第二比较器3111b与触发器3112相连，将第二参考阈值与反映母线电压的电信号进行比较，根据比较结果输出第二比较控制信号至触发器3112。

延迟控制电路3111c与第一比较器3111a相连，通过延迟控制电路3111c对第一比较控制信号进行延迟，输出一比较延迟信号至触发器3112；下降沿检测电路3111d与第一比较器3111a相连，通过下降沿检测电路3111d根据第一比较控制信号生成并输出下降沿控制信号至触发器3112。触发器3112根据比较延迟信号和第二比较控制信号生成第一指示信号(即指示信号(triac_on)的上升沿)，并根据下降沿控制信号生成第二指示信号(即指示信号(triac_on)的下降沿)。其中，延迟控制电路3111c产生的比较延迟信号延迟的时间由延迟控制电路3111c内部设定。容易理解地，当第一指示信号为下降沿，或第二指示信号上升沿时，触发器和下降沿检测电路的输出将对应变化。

其中，以一路信号(指示信号(triac_on))的上升沿和下降沿分别表示第一指示信号和第二指示信号为例，比较电路3111的一种具体电路结构如图11所示，该比较电路3111生成第一指示信号和第二指示信号的时序图可参看图12。

如图11所示，反映母线电压的电信号(vbus)与第一参考阈值vt1、第二参考阈值vt2分别比较第一比较器comp1将反映母线电压的电信号(vbus)与第一参考阈值vt1进行比较，输出第一比较控制信号comp1o，第一比较控制信号comp1o前沿经过延迟控制电路延迟后产生比较延迟信号cmp1o_d，比较延迟信号cmp1o_d输出至触发器dff；第二比较器comp2将反映母线电压的电信号(vbus)与第二参考阈值vt2进行比较，输出第二比较控制信号comp2o，第二比较控制信号comp2o输出至触发器dff，下降沿检测电路与第一比较器comp1相连，根据第一比较控制信号comp1o生成并输出下降沿控制信号至触发器dff。触发器dff根据比较延迟信号cmp1o_d和第二比较控制信号comp2o生成指示信号的上升沿，即第一指示信号，并根据下降沿控制信号生成指示信号的下降沿，即第二指示信号。

如图12所示，当vbus电压由小于第一参考电压阈值vt1向大于第一参考阈值vt1变化时，产生第一比较控制信号comp1o的上升沿，当vbus电压大于第一参考电压阈值vt1时第一比较控制信号comp1o为高电平，当vbus电压由大于第一参考阈值vt1向小于第一参考阈值vt1变化时，产生第一比较控制信号comp1o的下降沿，当vbus电压小于第一参考电压阈值vt1时第一比较控制信号comp1o为低电平。第一比较控制信号comp1o的上升沿经过延迟控制电路延迟后产生比较延迟信号cmp1o_d。当vbus电压由小于第二参考电压阈值vt2向大于第二参考阈值vt2变化时，产生第二比较控制信号comp2o的上升沿，当vbus电压由大于第二参考电压阈值vt2向小于第二参考阈值vt2变化时，产生第二比较控制信号comp2o的下降沿，当vbus电压由大于第二参考电压阈值vt2时，第二比较控制信号comp2o为高电平，当vbus电压由小于第二参考电压阈值vt2时，第二比较控制信号comp2o为低电平。在本实施例中，当比较延迟信号cmp1o_d上升沿到来时，且第二比较控制信号comp2o为高电平则触发器dff被置位，即触发器dff产生指示信号(triac_on)的上升沿，且保持高电平至产生指示信号(triac_on)的下降沿的信号到来。当第一比较控制信号cmp1o的下降沿到来时，触发器dff被复位，即触发器dff输出指示信号(triac_on)的下降沿，且保持低电平至产生指示信号(triac_on)的上升沿的信号到来。

需要说明的是，本领域技术人员应该理解，根据实际电路设计，第一比较器3111a和第二比较器3111b的正负输入端的接入电信号可以互换，例如反映母线电压的电信号(vbus)接第一比较器3111a的正输入端，反映参考电压的第一参考阈值vt1接第一比较器3111a的负输入端，其对应的控制电路310逻辑和相关电信号波形在此不再详述。

于本实施例中，所示触发器3112采用d触发器，延迟控制电路3111c延迟后产生的比较延迟信号cmp1o_d输入到d触发器的c端，第二比较器3111b将输出的第二比较控制信号comp2o输出至d触发器的d端，下降沿检测电路3111d将输出的下降沿控制信号输出至d触发器的r端，d触发器的q端作为输出端输出指示信号。需要说明的是，本实施例中，触发器3112采用d触发器仅为举例，本申请并不限于此。本领域技术人员可以根据实际需求选择合适的触发器3112，在此不再一一赘述。延迟控制电路3111c和下降沿检测电路3111d采用现有技术中具有同等功能的电路，在此不再详述。继续参看图8，时间差获取单元311b用以根据第一指示信号超前期望导通时刻的时间差(例如，图7中所示的，在反映母线电压的电信号(vbus)的第二个周期，phase_target的上升沿(期望导通时刻)超前triac_on的上升沿(第一指示信号)的时间差tgap)获取调光器导通时刻超前期望导通时刻的时间差。容易理解地，在每一个反映母线电压的电信号(vbus)的周期中，时间差获取单元311b都将获取一次时间差。

步骤s112，根据第一指示信号超前期望导通时刻的时间差获取调光器导通时刻超前期望导通时刻的时间差。

进一步地，可以基于一接收到的调节控制指令获取期望导通时刻。例如，用户通过操作人机交互面板上的选项按钮发出调节控制指令，人机交互面板基于调节控制指令生成期望导通时刻的信号(如图7所示的phase_target信号)提供给时间差获取单元311b。

于另一实施例中，可以通过期望时刻生成模块314获取调光器的期望导通时刻，并将期望导通时刻，其中，期望时刻生成模块314可以基于反映母线电压的电信号与一电压阈值的比较结果获取期望导通时刻；期望时刻生成模块314也可以基于一接收到的调节控制指令获取期望导通时刻。

步骤s120，根据当前周期的时间差、延迟时间调节量以及预设时间差阈值控制下一周期泄放电路的延迟导通时间。

于本实施例中，通过延迟时间控制模块312根据当前周期的时间差、延迟时间调节量以及预设时间差阈值控制下一周期泄放电路320的延迟导通时间。

具体地，于本实施例中根据当前周期的时间差、延迟时间调节量以及预设时间差阈值控制下一周期泄放电路的延迟导通时间的一种实现方式包括：

根据当前周期的延迟导通时间、延迟时间调节量、预设时间差阈值、时间差生成下一个周期中泄放电路的延迟导通时间。

当时间差大于预设时间差阈值时，控制下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间与延迟时间调节量的和，在时间差小于预设时间差阈值时，控制下一个周期中泄放电路的延迟导通时间等于当前周期的延迟导通时间。

在一种实现方式中，通过延迟时间调节量生成模块315根据时间差生成延迟时间调节量；其中，延迟时间调节量大于或等于0，小于或等于所述时间差。延迟时间调节量可为固定值，也可根据时间差动态调整，例如延迟时间调节量和时间差呈固定比例关系。当时间差小于预设时间差阈值时，延迟时间调节量被复位。

在其他实现方式中，也可以不通过延迟时间调节量生成模块生成延迟时间调节量，此时，延迟时间调节量为设定值，其取值大于零且小于预设时间差阈值。

也就是说，每个反映母线电压的电信号(vbus)周期，调光器中双向可控硅导通时刻(或导通相位)即第一指示信号(即指示信号(triac_on)的上升沿)超前期望的调光器中双向可控硅导通时刻(或导通相位)的时间差(tgap)被测量，并与预设时间差阈值(t0)比较。

若tgap>t0，则设定下一个周期中泄放电路的延迟导通时间(tdelay_next)为当前周期中泄放电路的延迟导通时间(tdelay)与延迟时间调节量(δt)之和。若tgap<t0，则下一个周期中泄放电路的延迟导通时间(tdelay_next)保持为当前周期的延迟导通时间(tdelay)不变。

若调光器导通时刻(指示信号(triac_on)的上升沿)滞后于调光器100中双向可控硅导通时刻，则下一个周期中泄放电路的延迟导通时间((tdelay_next)设为0。

进一步地，下一个周期中泄放电路的延迟导通时间在反映母线电压的电信号处于谷底处更新。当控制电路上电复位或者第一指示信号滞后于期望导通时刻时(例如，在一个反映母线电压的电信号(vbus)周期中，phase_target的上升沿先于triac_on的上升沿到达)，下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间。

步骤s130，在计时达到延迟导通时间时生成使能信号。

于本实施例中，通过使能信号生成模块313在计时达到延迟导通时间时生成动态调节泄放电路的使能信号。

具体地，通过计时模块316在当前周期的所述第二指示信号有效时开始计时，且当所述计时时长等于当前周期的延迟导通时间时，产生控制所述泄放电路正常工作的使能信号；在下一周期的所述第二指示信号有效时，产生控制关闭所述泄放电路的使能信号。

如图22所示，本实施例提供的泄放电路的控制方法的整体工作流程如下：

步骤s001，控制电路上电，设置初始延迟导通时间；

其中，初始延迟导通时间可以为0。每次控制电路上电复位时，下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间。

步骤s002，检测反映母线电压的电信号(vbus)，产生第一指示信号和第二指示信号，其中，第一指示信号指示可控硅导通时刻，第二指示信号指示反映母线电压的电信号的谷底处；

步骤s003，获取期望导通时刻，检测第一指示信号超前期望导通时刻的时间差，输出指示这一个时间差的信号；

在具体实现中，可以基于一接收到的调节控制指令获取期望导通时刻，也可以生成一期望导通时刻。

步骤s004，判断第一指示信号是否滞后于期望导通时刻，即时间差是否小于0；

若是，则执行步骤s001，即下一个周期中泄放电路的延迟导通时间被复位为初始延迟导通时间；若否，则执行步骤s005。

步骤s005，根据时间差(tgap)产生延迟时间调节量(δt)信号；

在具体实现中，若时间差(tgap)小于预设时间差阈值时，则延迟时间调节量(δt)被复位；

步骤s006，将时间差(tgap)与预设时间差阈值(t0)比较；若tgap>t0，则执行步骤s007，若tgap<t0，则执行步骤s008。

步骤s007，设定下一个周期中泄放电路的延迟导通时间(tdelay_next)为当前周期中泄放电路的延迟导通时间(tdelay)+延迟时间调节量(δt)；

步骤s008，设定下一个周期中泄放电路的延迟导通时间(tdelay_next)保持当前周期的延迟导通时间(tdelay)不变；

步骤s009，在当前周期的第二指示信号有效时开始计时，当计时时长等于当前周期的延迟导通时间时，产生使能信号以控制泄放电路正常工作；在下一周期的第二指示信号有效时，控制关闭泄放电路。

由上可见，本实施例中的泄放电路的控制方法通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路的功耗，提高调光器的驱动系统的可靠性。

本实用新型的实施例还提供一种驱动方法，所述驱动方法可由上述驱动系统执行，或由其他能够执行所述驱动方法的驱动系统来执行。

请参阅图23，图23显示为本申请驱动方法在一种实施方式中的流程图，如图23所示，所示驱动方法包括：

步骤s210，将外部交流输入的电压进行整流后输出给负载。

本步骤可以通过整流电路330来执行。例如整流电路330包括由四个二极管构成的整流桥，其将交流电波形转成以半个工频周期为周期的供电波形。

步骤s220，根据获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路的延迟导通时间，并根据延迟导通时间生成用于动态调节泄放电路的使能信号。

本步骤可以通过控制电路310来执行。控制电路310获取的当前周期的调光器导通时刻、期望导通时刻以及预设时间差阈值控制下一周期泄放电路的延迟导通时间，并根据延迟导通时间时生成用于动态调节泄放电路的使能信号的方式如图4至图16及其相应描述所示，在此不再赘述。

步骤s230，在接收到使能信号时泄放电路使能。

本步骤可以通过泄放电路320来执行。泄放电路320如cn103841725b中所提供的电路示例，在此不再详述并将其作为具体示例全部引用于此。

步骤s240，驱动负载。其中，负载可以为led灯或者荧光灯。

综上所述，本实用新型通过控制泄放电路的使能信号，使调光器的双向可控硅延迟至期望导通时刻才触发导通，以减小泄放电路的功耗，提高调光器的驱动系统的可靠性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。