一种减小stub影响的PCB结构的制作方法

本实用新型涉及pcb制造领域，尤其是一种减小stub影响的pcb结构。

背景技术：

pcb板广泛应用于数字信号处器、超大规模fpga、powerpc平台的无线基站主板等主板产品中。高速pcb板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。

技术实现要素：

当高速数字信号链路中存在逻辑分析器件时，若利用现有方法设计pcb，通常需要在逻辑分析器件的引脚与相应的扇出过孔间设置一段信号线，当实际应用中不连接逻辑分析仪时，这段信号线即变为stub。

针对这一问题，本实用新型提出一种减小stub影响的pcb结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述pcb结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。

与现有技术相比，本实用新型的有益效果在于，pcb走线合理。当信号传输链路中存在逻辑分析器件，但实际应用中不连接逻辑分析仪时，逻辑分析器件的引脚与相应的扇出过孔间设置的信号线不再为stub，保证了信号的完整性。

附图说明

图1是原pcb结构设计示意图；

图2是原pcb结构平面示意图；

图3是现pcb结构设计示意图；

图4是现pcb结构平面示意图；

图5是原pcb设计s参数仿真曲线——插损；

图6是原pcb设计s参数仿真曲线——回损；

图7是现pcb设计s参数仿真曲线——插损；

图8是现pcb设计s参数仿真曲线——回损。

附图标记说明：

逻辑分析器件-u1，光模块-u2，fpga-u3，u2信号线-1，过孔-2，2mm走线-3，焊盘-4，过孔背钻孔-5，u3信号线-6，盘中孔-7，盘中孔背钻孔-8。

具体实施方式

设计高速数字信号电路板时，必需要考虑stub线对信号完整性的影响，否则当电路信号的频率增加到一定高度后，stub会引起阻抗跌落，导致出现阻抗不连续，产生的信号反射会对周围的其他信号造成干扰，严重时将影响到线路系统的正常工作。

当高速器件可以放在pcb的同一表面时，若从表层打孔到内层走线，可以将信号线布设在远离pcb表面高速器件的层，这样过孔中的stub较短，可以减小stub对信号完整性的影响，有利于提高信号传输质量。此外还可以通过背钻孔的方式减小过孔中stub的长度，以减小stub对信号完整性的影响。

当高速数字信号链路中存在中间器件，例如逻辑分析器件时，若利用现有方法设计pcb，通常需要在逻辑分析器件的引脚与相应的扇出过孔间设置一段信号线，当实际应用中不连接逻辑分析仪时，这段信号线即变为stub，由于信号线位于过孔的外部，因此不能通过背钻孔的方式减小stub。例如，如图1、2所示，高速信号电路板上设有光模块u2、fpgau3和逻辑分析器件u1。光模块u2和fpgau3之间构成高速信号传输通路(信号速率为10.3125gbps)，逻辑分析芯片u1用于检测信号链路上的光信号。现有技术中常见的布线方式为u2信号线1和u3信号线6通过过孔2相连，同时采用背钻孔的方式减小stub的影响。逻辑分析器件u1对应的焊盘4与过孔2之间通过一段信号线相连，本实施例中信号线为2mm走线3。当实际应用中不需要连接逻辑分析器件u1采样高速信号时，这段信号线即变为stub。

针对这种情况，本实用新型实施例提出一种pcb结构，包括第一差分信号线焊盘，过孔，第二差分信号线焊盘，第三差分信号线焊盘，其中位于高速信号链路中间器件对应的差分信号焊盘处还设有盘中孔。以上述电路板为例，第一差分信号线焊盘为光模块u2对应的pad，第二差分信号线焊盘对应fpgau3的pad，第三差分信号线焊盘为逻辑分析器件u1的pad，逻辑分析芯片u1的pad处设有盘中孔7。

如图3、4所示，采用这种pcb结构进行布线时，u3信号线6不再与过孔2相连，而是连接在逻辑分析器件u1对应的盘中孔7上，此时无论逻辑分析器件u1是否在位，2mm走线3均不再是stub，高速信号的传输路径均为u2信号线1-2mm走线3-盘中孔7-u3信号线6。

根据设计需要，当光模块u2和逻辑分析器件u1之间需要内部走线时，高速信号的传输路径为u2信号线1-过孔2-2mm走线3-盘中孔7-u3信号线6。

进行上述设计时，可以通过过孔背钻孔5减小过孔2stub的影响，通过盘中孔背钻孔8减小盘中孔7stub的影响。或者采用其他常规手段减小过孔2、盘中孔7stub的影响。

以上所述仅为本实用新型创造的较佳实施例而已，并不用以限制本实用新型创造，凡在本实用新型创造的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型创造的保护范围之内。

技术特征：

1.一种减小stub影响的pcb结构，其特征在于，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。

2.如权利要求1所述一种减小stub影响的pcb结构，其特征在于，逻辑分析器件引脚的焊盘处设有盘中孔，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与盘中孔相连。

3.如权利要求2所述一种减小stub影响的pcb结构，其特征在于，所述pcb结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。

4.如权利要求3所述一种减小stub影响的pcb结构，其特征在于，过孔处设有过孔背钻孔；盘中孔处设有盘中孔背钻孔。

技术总结
高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。本实用新型提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。

技术研发人员：张霞;吕平;刘勤让;沈剑良;陈艇;李沛杰;虎艳宾;刘冬培;张文建;赵博;张波;赵玉林;王永胜;王锐
受保护的技术使用者：天津市滨海新区信息技术创新中心;国家数字交换系统工程技术研究中心
技术研发日：2019.08.23
技术公布日：2020.08.11