一种编码器兼容电路及系统的制作方法

本实用新型涉及电路兼容技术领域，具体而言，涉及一种编码器兼容电路及系统。

背景技术：

在闸机通道控制系统或者伺服系统中，通常会采用编码器完成对信号的脉冲处理。

目前，主要采用的编码器类型包括：通过差分方式传输的编码器以及通过单端方式传输的编码器。其中，通过差分方式传输的编码器主要采用将信号的差值作为编码信号的方式来进行脉冲处理；通过单端方式传输的编码器主要采用将信号值直接输入的方式来进行脉冲处理。

由于两种不同的编码器采用的编码方式不同，所以输出的信号形式不同，同一个闸机通道控制系统或者伺服系统中通常需要设置不同的电路来进行脉冲传输。因此，电路的复杂程度相对较高。

技术实现要素：

本实用新型的目的在于提供一种编码器兼容电路及系统，可以兼容通过差分方式传输的编码器以及通过单端方式传输的编码器，从而降低电路的复杂程度。

本实用新型的实施例是这样实现的：

本实用新型实施例的一方面，提供一种编码器兼容电路，包括：控制芯片，输入电路，以及输出电路；控制芯片分别与输入电路和输出电路电连接。

其中，控制芯片用于根据输入电路传输的电信号进行差分运算和比较运算，并根据运算结果给输出电路发送相应的输出信号。

输入电路用于连接编码器，接收编码器产生的电信号，并将电信号传输至控制芯片。

输出电路用于根据输出信号产生相应的电平信号。

可选地，输入电路包括三相分压电路，其中一相分压电路包括：第一输入口，第二输入口，第一分支电路和第二分支电路。

其中，第一输入口和第二输入口分别与编码器的两个连接口电连接，用于接收编码器输入的电信号。

第一分支电路和第二分支电路的一端分别与第一输入口和第二输入口电连接，另一端分别与控制芯片电连接，用于将电信号传输至控制芯片。

可选地，第一分支电路包括：第一分压电阻、第二分压电阻、第三分压电阻和第一滤波电容。

其中，第一分压电阻一端与第一输入口电连接，另一端与控制芯片电连接。

第二分压电阻一端分别与控制芯片和第一分压电阻电连接，另一端与信号电源电连接。

第三分压电阻一端接地，另一端分别与控制芯片和第一分压电阻电连接。

第一滤波电容与第三分压电阻并联。

可选地，第二分支电路包括：第四分压电阻、第五分压电阻和第二滤波电容。

其中，第四分压电阻一端与第二输入口电连接，另一端与控制芯片电连接。

第五分压电阻一端分别与控制芯片和第四分压电阻电连接，另一端与信号电源电连接。

第二滤波电容一端接地，另一端分别与控制芯片和第四分压电阻电连接。

可选地，输出电路包括三相输出电路，其中一相输出电路包括：滤波电容、滤波电阻和输出口。

其中，滤波电阻一端与输出口电连接，另一端与控制芯片电连接。

滤波电容一端接地，另一端分别与滤波电阻和输出口电连接。

可选地，控制芯片为四路差动线路接收器，控制芯片的输入端分别与三相分压电路电连接，输出端分别与三相输出电路电连接，用于根据每一相分压电路的电信号进行差分运算和比较运算，并根据运算结果输出对应的电信号给三相输出电路。

可选地，编码器兼容电路还包括电源滤波电路。

电源滤波电路与控制芯片电连接，用于为编码器兼容电路提供抗干扰的电压。

本实用新型实施例的另一方面，提供一种编码器兼容系统，包括上述编码器兼容电路和编码器。

编码器的输出端与编码器兼容电路的输入电路电连接。

可选地，编码器的输出类型为差分或者单端。

可选地，编码器的输出电压在3.3v至5v之间。

本实用新型实施例的有益效果包括：

本实用新型实施例提供的一种编码器兼容电路及系统，可以通过输入电路与通过差分方式传输的编码器或者通过单端方式传输的编码器电连接，并在进行差分运算和比较运算后输出为统一的电平信号，从而可以兼容这两种类型的编码器，统一这两种编码器的输出，进一步可以降低电路的复杂程度。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的编码器兼容电路的结构示意图；

图2为本实用新型实施例提供的三相分压电路中一相的结构示意图；

图3为本实用新型实施例提供的第一分支电路的结构示意图；

图4为本实用新型实施例提供的第二分支电路的结构示意图；

图5为本实用新型实施例提供的输出电路的结构示意图；

图6为本实用新型实施例提供的电源滤波电路的结构示意图；

图7为本实用新型实施例提供的编码器兼容系统的结构示意图。

图标：1-编码器兼容电路；10-控制芯片；20-输入电路；30-输出电路；40-电源滤波电路；50-编码器；210-第一输入口；220-第二输入口；230-第一分支电路；231-第一分压电阻；232-第二分压电阻；233-第三分压电阻；234-第一滤波电容；240-第二分支电路；241-第四分压电阻；242-第五分压电阻；243-第二滤波电容；311-滤波电阻；312-滤波电容；313-输出口。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

图1为本实用新型实施例提供的编码器兼容电路的结构示意图，请参照图1，本实用新型实施例提供一种编码器兼容电路，包括：控制芯片10，输入电路20，以及输出电路30；控制芯片10分别与输入电路20和输出电路30电连接。

其中，控制芯片10用于根据输入电路20传输的电信号进行差分运算和比较运算，并根据运算结果给输出电路30发送相应的输出信号。

需要说明的是，控制芯片10可以根据输入电路20传输的电信号，进行差分运算，得到一个运算差分值，并将这个运算差分值跟预设的差分值进行比较运算，若比较运算的结果满足输出条件，则输出电路30发送相应的输出信号。

输入电路20用于连接编码器，接收编码器产生的电信号，并将电信号传输至控制芯片10。

需要说明的是，连接的编码器可以是通过差分方式传输的编码器或者通过单端方式传输的编码器。

输出电路30用于根据输出信号产生相应的电平信号。

需要说明的是，输出的电平信号可以为低电平或者高电平。

本实用新型实施例提供的一种编码器兼容电路，可以通过输入电路20与通过差分方式传输的编码器或者通过单端方式传输的编码器电连接，并在进行差分运算和比较运算后输出为统一的电平信号，从而可以兼容这两种类型的编码器，统一这两种编码器的输出，进一步可以降低电路的复杂程度。

图2为本实用新型实施例提供的三相分压电路中一相的结构示意图，请参照图2，本实用新型实施例提供的输入电路包括三相分压电路，三相分压电路可以包括：a相分压电路、b相分压电路以及z相分压电路，分别与编码器的a相、b相以及z相电连接，每相分压电路均包括：第一输入口210，第二输入口220，第一分支电路230和第二分支电路240。

其中，第一输入口210和第二输入口220分别与编码器的两个连接口电连接，用于接收编码器输入的电信号。

示例地，以a相分压电路进行详细说明，当编码器为通过差分方式传输的编码器时，a相分压电路的第一输入口210与编码器a相分压电路的负极接线柱连接，a相分压电路的第二输入口220与编码器a相的正极接线柱连接；b相分压电路的第一输入口210与编码器b相的负极接线柱连接，b相分压电路的第二输入口220与编码器b相的正极接线柱连接；z相分压电路的第一输入口210与编码器z相的负极接线柱连接，z相分压电路的第二输入口220与编码器z相的正极接线柱连接。

示例地，当编码器为通过单端方式传输的编码器时，a相分压电路的第一输入口210接地，a相分压电路的第二输入口220与编码器a相的输出接线柱连接；b相分压电路的第一输入口210接地，b相分压电路的第二输入口220与编码器b相的输出接线柱连接；z相分压电路的第一输入口210接地，z相分压电路的第二输入口220与编码器z相的输出接线柱连接。

可选地，第一分支电路230和第二分支电路240的一端分别与第一输入口210和第二输入口220电连接，另一端分别与控制芯片电连接，用于将电信号传输至控制芯片。

图3为本实用新型实施例提供的第一分支电路的结构示意图，请参照图3，本实用新型实施例提供的第一分支电路230包括：第一分压电阻231、第二分压电阻232、第三分压电阻233和第一滤波电容234。

其中，第一分压电阻231一端与第一输入口210电连接，另一端与控制芯片电连接。第二分压电阻232一端分别与控制芯片和第一分压电阻231电连接，另一端与信号电源电连接。第三分压电阻233一端接地，另一端分别与控制芯片和第一分压电阻231电连接。第一滤波电容234与第三分压电阻233并联。

其中，第一分压电阻231的阻值可以为100ω，第二分压电阻232的阻值可以为1kω，第三分压电阻233的阻值可以为1kω，第一滤波电容234的容值可以为220pf。

需要说明的是，第二分压电阻232连接的信号电源，可以提供5v的上拉电压。

图4为本实用新型实施例提供的第二分支电路的结构示意图，请参照图4，本实用新型实施例提供的第二分支电路240包括：第四分压电阻241、第五分压电阻242和第二滤波电容243。

其中，第四分压电阻241一端与第二输入口220电连接，另一端与控制芯片电连接。第五分压电阻242一端分别与控制芯片和第四分压电阻241电连接，另一端与信号电源电连接。第二滤波电容243一端接地，另一端分别与控制芯片和第四分压电阻241电连接。

其中，第四分压电阻241的阻值可以为100ω，第五分压电阻242的阻值可以为1kω，第二滤波电容243的容值可以为220pf。

需要说明的是，第五分压电阻242连接的信号电源，可以提供5v的上拉电压。

示例地，当a相分压电路的第一输入口210和第二输入口220未接入编码器时，即第一输入口210和第二输入口220悬空，第一输入口210和第二输入口220的电压为0，第一分支电路230中，第二分压电阻232和第三分压电阻233导通并对5v的上拉电压进行分压，则第一分支电路230传输给控制芯片10的电压为2.5v；第二分支电路240中，第五分压电阻242导通，则第二分支电路240传输给控制芯片10的电压为5v。

示例地，当a相分压电路的第一输入口210和第二输入口220接入通过差分方式传输的编码器时，若第一输入口210的电压为5v，第二输入口220的电压为0v，则第一分支电路230传输给控制芯片10的电压为5v，第二分支电路240传输给控制芯片10的电压为0v；若第一输入口210的电压为0v，第二输入口220的电压为5v，则第一分支电路230传输给控制芯片10的电压为0v，第二分支电路240传输给控制芯片10的电压为5v。

示例地，当a相分压电路的第一输入口210和第二输入口220接入通过单端方式传输的编码器时，第一输入口210始终接地，恒为0v，相当于第一分压电阻231与第三分压电阻233并联接地，信号电源提供5v的上拉电压，则第一分支电路230传输给控制芯片10的电压为第一分压电阻231与第三分压电阻233并联所分得的电压，具体计算关系如下：

r0＝r1||r3；

v2b＝5×r0/(r2+r0)；

其中，r1为第一分压电阻231的阻值，r2为第二分压电阻232的阻值，r3为第三分压电阻233的阻值，r0为第一分压电阻231和第三分压电阻233并联的阻值，v2b是第一分支电路230传输给控制芯片的电压。

计算可得第一分支电路230传输给控制芯片10的电压约为0.417v。

若第二输入口220的电压为5v，则第二分支电路240传输给控制芯片10的电压为5v；若第二输入口220的电压为0v，则第二分支电路240传输给控制芯片10的电压为0v。

需要说明的是，上述示例为三相分压电路的a相分压电路在未连接编码器以及连接两种不同编码器时的电压传输情况，三相分压电路的b相分压电路和z相分压电路，均与a相分压电路的电压传输情况相似，在此不再赘述。

图5为本实用新型实施例提供的输出电路的结构示意图，请参照图5，本实用新型实施例提供的输出电路包括三相输出电路，每相输出电路均包括：滤波电容312、滤波电阻311和输出口313。

其中，滤波电阻311一端与输出口313电连接，另一端与控制芯片电连接。滤波电容312一端接地，另一端分别与滤波电阻311和输出口313电连接。

需要说明的是，三相输出电路的a相输出电路、b相输出电路以及z相输出电路与三相分压电路的a相分压电路、b相分压电路以及z相分压电路分别相对应。其中，滤波电阻311的阻值可以为2kω，滤波电容312的容值可以为100pf。

可选地，本实用新型实施例提供的控制芯片为四路差动线路接收器，控制芯片的输入端分别与三相分压电路电连接，输出端分别与三相输出电路电连接，用于根据每相分压电路的电信号进行差分运算和比较运算，并根据运算结果输出对应的电信号给三相输出电路。

示例性的，图6为本实用新型实施例提供的电源滤波电路的结构示意图，请参照图6，以四路差动线路接收器为例，a相分压电路的第一分支电路230可以与控制芯片10的2b管脚相连，a相分压电路的第二分支电路240可以与控制芯片10的2a管脚相连；b相分压电路的第一分支电路230可以与控制芯片10的3b管脚相连，b相分压电路的第二分支电路240可以与控制芯片10的3a管脚相连；z相分压电路的第一分支电路230可以与控制芯片10的4b管脚相连，z相分压电路的第二分支电路240可以与控制芯片10的4a管脚相连。a相输出电路可以与控制芯片10的2y管脚相连；b相输出电路可以与控制芯片10的3y管脚相连；z相输出电路可以与控制芯片10的4y管脚相连。

在进行差分运算时，a相的差分运算结果为v2a-v2b，即计算第二分支电路240传输给控制芯片10的电压与第一分支电路230传输给控制芯片10的电压差值；相应的，b相的差分运算结果为v3a-v3b，z相的差分运算结果为v4a-v4b。预设的差分值包括0.1v和-0.1v，根据差分运算结果和与预设的差分值的比较结果，给输出电路30发送输出信号。

示例地，当v2a-v2b＞0.1v时，给a相输出电路发送高电平输出信号；当v2a-v2b＜-0.1v时，给a相输出电路发送低电平输出信号；当-0.1v＜v2a-v2b＜0.1v时不发送输出信号。

三相输出电路根据输出信号的类型产生相应的输出电平。若为高电平输出信号，产生高电平输出；若为低电平输出信号，产生低电平输出。

相应的，b相输出电路和z相输出电路采用相似的输出方式，在此不再赘述。

继续参照图6，本实用新型实施例提供的编码器兼容电路还包括电源滤波电路40。

电源滤波电路40与控制芯片10电连接，用于为编码器兼容电路提供抗干扰的电压。

需要说明的是，电源滤波电路40包括：电源和滤波电容。电源与控制芯片10的vcc管脚相连，电源和滤波电容串联，其中，电源可以为5v的直流电源，滤波电容可以为100nf的电容。

图7为本实用新型实施例提供的编码器兼容系统的结构示意图，请参照图7，本实用新型实施例的另一方面，提供一种编码器兼容系统，包括上述编码器兼容电路1和编码器50。

编码器的输出端与编码器兼容电路1的输入电路电连接。

可选地，编码器50的输出类型为差分或者单端。

可选地，编码器50的输出电压在3.3v至5v之间。

需要说明的是，编码器50的输出电压一般为5v或者3.3v。具体地，当输出高电平时，输出电压为5v或者3.3v，当输出为低电平时，输出电压为0。本实用新型实施例提供的编码器兼容电路1可以与输出电压为3.3v-5v之间的编码器50电连接。

本实用新型实施例提供的一种编码器兼容系统，可以通过输入电路20与通过差分方式传输的编码器或者通过单端方式传输的编码器电连接，并在进行差分运算和比较运算后输出为统一的电平信号，从而可以兼容这两种类型的编码器，统一这两种编码器的输出，进一步可以降低电路的复杂程度。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。