振荡器电路的制作方法
本发明的领域是提供用于晶体振荡器的电路。实施例提供了相比已知半导体放大器电路性能得以改善的半导体放大器电路的新设计。
背景技术：
石英晶体振荡器用作频率参考。它们被广泛用于各种应用中，例如精确定时、导航、无线电、电信和微处理器时钟。为了针对特定应用提供具有适当精度的振荡器，存在许多不同的振荡器实现方式，它们的区别在于大小和复杂度。
石英振荡器所支持的最精确的应用在严格的温度控制环境中使用相对较大的低频晶体以及复杂的振荡保持电路。这些恒温晶体振荡器(ovencontrolledcrystaloscillator,ocxo)可以被设计为具有不同的精度，并且较小晶体的使用、温度隔离的放宽以及振荡器电子设备/电路的简化中的任一项都会降低成本，但也会降低性能。
下一个精度范围通常由温度补偿晶体振荡器(temperaturecompensatedcrystaloscillator,tcxo)提供。对于这种振荡器，已知的自然振荡频率温度变化被用作校正电路的输入。性能最高的tcxo完全落入ocxo的历史范围，而较低性能的ocxo的制造成本可能比较高性能的tcxo便宜，但功耗更大。
其他类别的晶体振荡器包括简单晶体振荡器(simplecrystaloscillator,sxo)，当作为预封装器件出售时其被称为spxo。这些振荡器的应用包括适度精确的独立定时和短期稳定参考。也有相对简单的客户可调谐振荡器作为电子飞轮使用。这些振荡器的调谐控制通常是电压输入，它们通常被称为电压控制晶体振荡器(voltagecontrolledcrystaloscillator,vcxo)。
对于所有振荡器的设计，通常在振荡器的精度、其他性能特征及振荡器的成本和/或复杂度之间折衷。对于给定的振荡器成本和/或复杂度，通常需要改善振荡器的性能。
技术实现要素：
根据本发明的第一方面，提供了一种用于晶体振荡器的集成电路放大器，该集成电路放大器包括：晶体管；电压依赖型电容电路，其中，所述电压依赖型电容电路包括具有电压依赖型电容的器件以及所述电压依赖型电容的偏置电路；和节点；其中，所述节点与所述晶体管的端子相连接，并且所述集成电路放大器被配置为使得所述晶体管的固有电容取决于所述节点处的平均电压；其中所述节点还与所述电压依赖型电容电路的端子相连接，并且所述集成电路放大器被配置为使得所述节点的有效电容同时取决于所述晶体管的固有电容和所述器件的电压依赖型电容；其中，在使用中，当所述节点处的所述平均电压变化时，所述电压依赖型电容电路使所述节点的所述有效电容的变化量减小。
优选地，所述偏置电路被设置为根据所述节点处的所述平均电压来控制所述器件的所述电压依赖型电容。
优选地，所述具有电压依赖型电容的器件是变容器或晶体管。
优选地，所述具有电压依赖型电容的器件是用于提供电压依赖型电容的任何器件。
优选地，所述偏置电路被设置为控制所述器件的所述电压依赖型电容，使得在使用中，当所述节点处的所述平均电压变化时，所述器件的所述电压依赖型电容实质上使所述节点的所述有效电容的变化量最小化。
优选地，所述集成电路放大器被配置为向所述晶体管供应偏置电流，并且在使用中，由于所述偏置电流出现电流供应不足，所述节点处的所述电压的振荡幅度受到限制。
优选地，所述节点是/或连接到所述集成电路放大器的输出端子，其中，所述输出端子被设置为提供与晶体振荡器的晶体的连接。
优选地，所述节点与所述晶体管的第一端子相连接，并且所述集成电路放大器还包括：电流源，所述电流源的第一端子与所述节点相连接并且第二端子与所述晶体管的第二端子相连接；第一电容器，所述第一电容器的第一端子与所述晶体管的第三端子相连接并且第二端子与所述晶体管的所述第二端子相连接；和第二电容器，所述第二电容器的第一端子与所述节点相连接并且第二端子与所述晶体管的所述第二端子相连接；其中，所述晶体管的第三端子是/或连接到所述集成电路放大器的第二输出端子，其中，所述第二输出端子被设置为提供与晶体振荡器的晶体的连接。
优选地，所述晶体管是bjt。
优选地，所述晶体管的所述第一端子是所述晶体管的所述集电极端子；所述晶体管的所述第二端子是所述晶体管的所述发射极端子；和所述晶体管的所述第三端子是所述晶体管的所述基极端子。
优选地，所述晶体管是mosfet。
优选地，所述晶体管的所述第一端子是所述晶体管的所述漏极端子；所述晶体管的所述第二端子是所述晶体管的所述源极端子；和所述晶体管的所述第三端子是所述晶体管的所述栅极端子。
优选地，所述晶体管是第一晶体管，所述节点与所述第一晶体管的第一端子相连接，并且所述集成电路放大器还包括：电流源；第二晶体管，其中所述第二晶体管的第一端子与所述电流源的端子相连接，所述第二晶体管的第二端子与所述节点相连接，和所述第二晶体管的第三端子与所述第一晶体管的第三端子相连接；第一电容器，所述第一电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述电流源的所述端子相连接；第二电容器，所述第二电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述第一晶体管的所述第二端子相连接；所述集成电路放大器的第二输出端子，其中所述第二输出端子被设置为提供与晶体振荡器的晶体的连接，并且所述第二输出端子与所述第一晶体管的所述第三端子相连接；第三电容器，所述第三电容器的第一端子与所述第二晶体管的所述第一端子相连接并且第二端子与所述节点相连接；和第四电容器，所述第四电容器的第一端子与所述节点相连接并且第二端子与所述第一晶体管的所述第二端子相连接；其中，所述节点与所述电压依赖型电容电路之间的所述连接是到所述电压依赖型电容电路的输入端的连接，并且所述电压依赖型电容电路的输出端与所述第一晶体管的所述第二端子相连接；其中，所述第一晶体管的主体与接地端子相连接；其中，所述第二晶体管的主体被相对于所述接地端子的dc电压所偏置；和其中，所述集成电路放大器可选地还包括第五电容器，其中，所述第五电容器的第一端子与所述第二晶体管的第一端子相连接，并且所述第五电容器的第二端子与所述第一晶体管的所述第二端子相连接。
优选地，所述晶体管是第一晶体管，所述节点与所述第一晶体管的第一端子相连接，并且所述集成电路放大器还包括：具有正极端子和负极端子的dc电源；具有第一端子和第二端子的第一电阻器，其中所述第一电阻器的所述第一端子与所述dc电源的所述正极端子相连接，其中所述第一电阻器可选地是可变电阻器；具有第一端子和第二端子的第二电阻器，其中所述第二电阻器的所述第一端子与所述第一晶体管的第二端子相连接，所述第二电阻器的所述第二端子与所述dc电源的所述负极端子相连接，其中所述第二电阻器可选地是可变电阻器；第二晶体管，其中所述第二晶体管的第一端子与所述第一电阻器的所述第二端子相连接，所述第二晶体管的第二端子与所述节点相连接，并且所述第二晶体管的第三端子与所述第一晶体管的第三端子相连接；第一电容器，所述第一电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述第一电阻器的所述第二端子相连接；第二电容器，所述第二电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述第一晶体管的所述第二端子相连接；所述集成电路放大器的第二输出端子，其中所述第二输出端子被设置为提供与晶体振荡器的晶体的连接，并且所述第二输出端子与所述第一晶体管的所述第三端子相连接；第三电容器，所述第三电容器的第一端子与所述第二晶体管的所述第一端子相连接并且第二端子与所述节点相连接；和第四电容器，所述第四电容器的第一端子与所述节点相连接并且第二端子与所述第一晶体管的所述第二端子相连接；其中，所述第一晶体管的主体与所述dc电源的所述负极端子相连接；和其中，所述第二晶体管的主体与所述dc电源的所述正极端子相连接。
优选地，所述晶体管是第一晶体管，所述节点与所述第一晶体管的第一端子相连接，并且所述集成电路放大器还包括：具有正极端子和负极端子的dc电源；第一电流源，所述第一电流源的第一端子与所述dc电源的所述正极端子相连接；第二电流源，所述第二电流源的第一端子与所述第一晶体管的第二端子相连接并且第二端子与所述dc电源的所述负极端子相连接；第二晶体管，其中所述第二晶体管的第一端子与所述第一电流源的第二端子相连接，所述第二晶体管的第二端子与所述节点相连接，和所述第二晶体管的第三端子与所述第一晶体管的第三端子相连接；第一电容器，所述第一电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述第一电流源的所述第二端子相连接；第二电容器，所述第二电容器的第一端子与所述第一晶体管的所述第三端子相连接并且第二端子与所述第一晶体管的所述第二端子相连接；所述集成电路放大器的第二输出端子，其中所述第二输出端子被设置为提供与晶体振荡器的晶体的连接，并且所述第二输出端子与所述第一晶体管的所述第三端子相连接；第三电容器，所述第三电容器的第一端子与所述第二晶体管的所述第一端子相连接并且第二端子与所述节点相连接；和第四电容器，所述第四电容器的第一端子与所述节点相连接并且第二端子与所述第一晶体管的所述第二端子相连接；其中，所述第一晶体管的主体与所述dc电源的所述负极端子相连接；和其中，所述第二晶体管的主体与所述dc电源的所述正极端子相连接。
优选地，所述集成电路放大器还包括以下一项或多项：第三电阻器，所述第三电阻器的第一端子与所述节点相连接并且第二端子与所述第二输出端子相连接；连接在所述第一晶体管的所述第二端子和所述dc电源的所述负极端子之间的电容器，其中，所述电容器可选地是可调电容器；连接在所述第二晶体管的所述第一端子和所述dc电源的所述负极端子之间的电容器，其中，所述电容器可选地是可调电容器；和连接在所述第二晶体管的第一端子和所述第一晶体管的所述第二端子之间的电容器，其中，所述电容器可选地是可调电容器。
优选地，所述第一晶体管和所述第二晶体管以互补配置进行设置。
优选地，所述第一晶体管和所述第二晶体管是mosfet。
优选地，所述第一晶体管的所述第一端子为漏极端子；所述第一晶体管的所述第二端子为源极端子；所述第一晶体管的所述第三端子为栅极端子；所述第二晶体管的所述第一端子为源极端子；所述第二晶体管的所述第二端子为漏极端子；和所述第二晶体管的所述第三端子为栅极端子。
优选地，所述第一晶体管和所述第二晶体管是bjt。
优选地，所述连接中的一个或多个是间接连接，并且包括一个或多个其他部件，例如电阻器。
根据本发明的第二方面，提供了一种晶体振荡器，所述晶体振荡器包括：根据第一方面所述的电路；和晶体。
根据本发明的第三方面，提供了一种用于晶体振荡器的集成电路放大器，所述集成电路放大器包括：第一晶体管；第二晶体管，所述第二晶体管与所述第一晶体管互补；节点，所述节点连接到所述第一晶体管的端子和所述第二晶体管的端子；电流源，被设置为向所述第一晶体管和所述第二晶体管中的至少一个供应至少一部分的偏置电流，其中，所述节点处的所述电压的振荡幅度取决于所述偏置电流；其中，所述集成电路放大器被配置为使得，在使用中，由于所述偏置电流出现电流供应不足，所述节点处的所述电压的振荡幅度受到限制。
优选地，所述集成电路放大器被配置为使得所述第一晶体管和所述第二晶体管处于所述扩展的科尔皮兹家族(colpittsfamily)的配置中；和/或，可选地，所述晶体管以反相器配置来设置，例如皮尔斯配置(pierceconfiguration)。
优选地，所述晶体管被设计为使得所述第一晶体管相对于所述振荡电流的所述变化增益和所述第二晶体管相对于所述振荡电流的所述变化增益具有基本上相同的大小并且彼此相反。
优选地，所述晶体管和/或相关的偏置电路被设计为使得，在使用中，至少一个所述偏置电压的变化引起寄生电容的变化，所述寄生电容基本上大小相同并且极性相反。
优选地，所述晶体管被设计为使得所述第一晶体管相对于所述工作电流的所述变化增益和所述第二晶体管相对于所述工作电流的所述变化增益具有基本上相同的大小并且彼此相反。
优选地，所述晶体管被设计为使得，在使用中，它们的电容基本上彼此相同。
优选地，所述第一晶体管和所述第二晶体管是bjt，并以共集电极配置进行设置；或者所述第一晶体管和所述第二晶体管是mosfet，并且以共漏极配置进行设置。
优选地，所述第一晶体管和所述第二晶体管是bjt，并且以共基极配置进行设置；或者所述第一晶体管和所述第二晶体管是mosfet，并且以共栅极配置进行设置。
优选地，所述第一晶体管和所述第二晶体管是bjt，并以共射极配置进行设置；或者所述第一晶体管和所述第二晶体管是mosfet，并且以共源极配置进行设置。
优选地，所述集成电路放大器还包括无源偏置电路；其中，在使用中，所述工作电压和/或电流取决于所述无源偏置电路。
优选地，所述集成电路放大器还包括有源偏置电路；其中，在使用中，所述有源偏置电路被配置为控制所述集成电路放大器的节点处的所述平均电压。
优选地，所述节点是第一节点，所述第一节点是/或者连接到用于与晶体振荡器的所述晶体相连接的第一输出端子，并且所述第一节点与所述第一晶体管的第二端子相连接，其中，所述集成电路放大器还包括：第二节点，所述第二节点是/或者连接到用于与晶体振荡器的所述晶体相连接的第二输出端子，并且所述第二节点与所述第一晶体管的第三端子相连接；第一电容器，所述第一电容器的第一端子与所述第一晶体管的第一端子相连接并且第二端子与所述第二节点相连接；第二电容器，所述第二电容器的第一端子与所述第一晶体管的第三端子相连接并且第二端子与所述第二晶体管的第二端子相连接；第三电容器，所述第三电容器的第一端子与所述第一晶体管的第一端子相连接并且第二端子与所述第一节点相连接；第四电容器，所述第四电容器的第一端子与所述第一晶体管的第二端子相连接并且第二端子与所述第二晶体管的第二端子相连接；接地端子，所述接地端子与所述第二晶体管的所述第二端子相连接；其中，所述第一晶体管的所述第一端子与所述电流源相连接；其中，所述第一晶体管的主体与所述第一晶体管的所述第一端子相连接；并且其中，所述第二晶体管的主体与所述第二晶体管的所述第二端子相连接。
优选地，所述第一晶体管和所述第二晶体管是mosfet。
优选地，所述第一晶体管的所述第一端子为源极端子；所述第一晶体管的所述第二端子为漏极端子；所述第一晶体管的所述第三端子为栅极端子；所述第二晶体管的所述第一端子为漏极端子；所述第二晶体管的所述第二端子为源极端；所述第二晶体管的所述第三端子为栅极端子。
优选地，所述第一晶体管和所述第二晶体管是bjt。
优选地，所述连接中的一个或多个是间接连接，并且包括一个或多个其他部件，例如电阻器。
根据本发明的第四方面，提供了一种晶体振荡器，包括：根据第三方面所述的电路；和晶体。
附图说明
图1示出了已知的晶体振荡器的放大电路；
图2示出了已知的晶体振荡器的放大电路；
图3为根据第一实施例的放大电路；
图4为根据第二实施例的放大电路；
图5为根据第三实施例的放大电路；
图6为根据第三实施例的另一放大电路；
图7为根据第四实施例的放大电路；和
图8为根据第五实施例的放大电路。
具体实施方式
实施例提供了一种新的振荡器设计，其相比于具有相似成本和/或复杂性的已知振荡器设计提供了改进的性能。实施例特别适合在tcxo和中低性能的ocxo以及sxo、spxo和vcxo中使用。
根据实施例的振荡器设计改善了保持振荡的放大器电路的性能。实施例的特征包括基于半导体的电路、标准cmos电路的使用、组件集成、振荡器设计紧凑且功耗低中的一项或多项。
根据实施例的电路通过以下方式来改进已知的技术：提供一种电路，所述电路保持振荡器的相对恒定平均电压，无论振荡幅度如何；并且提供附加的电压依赖型电容，其特征补偿先前寄生电容的变化；和/或偏置振荡波形以使振荡波形的平均电平更合适地位于电源轨之间。实施例在振荡器基于已知的低噪声电路设计(通常被描述为电流不足型振荡器(current-starvedoscillator))时特别有效，其中振荡电平受可用电流限制。
在详细描述实施例之前，提供一些背景技术的回顾，以帮助解释根据实施例的技术。
图1示出了集成晶体振荡器电路的已知设计。该电路包括n型mosfet101、p型mosfet102、由电容器104和105提供的第一分压器、由电容器106和107提供的第二分压器、用于连接至晶体的端子xtla和xtlb，以及dc电源103。所述的mosfet是互补的。当其中一个mosfet“导通”时，它从漏极到源极导通，反之亦然。当其中一个mosfet“关断”时，mosfet的漏极和源极之间实际上存在开路。用于连接至晶体的端子xtlb连接至mosfet的公共栅极，用于连接至晶体的端子xtla连接至晶体管的公共漏极。
mosfet、电容器和用于连接至晶体的端子已按皮尔斯配置进行设置。皮尔斯配置是科尔皮兹振荡器(colpittsoscillator)的一种实现方式。
振荡器的输出可从电路中的多个位置获取，例如用于连接到晶体的端子xtla和xtlb中的一者或两者。
如图1示出的标准互补cmos振荡器的问题在于，随着振荡电平即振荡波形的电压电平(也称为电压的振荡幅度)增加，振荡增益不会减小。因此，振荡器一直驱动到mosfet的源漏极在部分振荡周期内变得相对较低的阻抗为止。这种限制使振荡器q性能降级，从而会降低振荡器的噪声过滤能力，并且振荡器变得更加嘈杂。
另一个问题是，mosfet增益和晶体电阻的变化会使振荡电平有轻微变化，从而使低阻抗状态的电平和持续时间发生变化。这会改变有效负载电容，因此频率直接取决于电路状态：任一部件中的低频(闪烁)噪声因而直接转换为频率噪声。
图2示出了集成晶体振荡器电路的另一种已知设计。这是一个单端“电流不足型”振荡器，也是科尔皮兹振荡器的一种实现方式。
该电路包括bjt201、恒流源202、电容器203和204以及用于连接到晶体的端子xtla和xtlb。图2中还示出了在电路的右手侧是变容器205。这不是电路中提供的部件，而是表示发生的电压依赖型寄生电容效应，如下所述。
电流不足型振荡器通常在这一情况下运行，即，电流恰好不足以导致集电极-发射极电压(或mosfet的漏源电压)变得足够低使得晶体管的输出阻抗降低。因此，晶体电阻和晶体管增益的主要变化是驱动振荡的电流脉冲宽度的变化，以及针对晶体管闪烁噪声的dc电压的变化。电流脉冲宽度的变化确实会影响振荡频率，但与其他影响相比影响很小。dc电压即平均电压的变化，对于分立晶体管是一个相对较小的问题。然而，对于集成电路，存在大量的寄生电容，它们对施加的电势敏感。寄生电容由图2中的变容器表示。因此，高性能集成电路振荡器通常使用专用的低噪声bicmos工艺。然而，这将使硅成本比标准cmos电路高出两倍多。
图3示出了根据第一实施例对图2的已知技术的改进。
根据第一实施例，提供一种电路，所述电路设置了电压依赖型电容器301，所述电压依赖型电容器301的连接使得其可以对晶体管201的寄生电容205中的dc感应变化的至少一部分影响进行补偿。
如图3所示，根据第一实施例，对图2的电路进行了修改，以使其还包括具有可变电容301的器件。可变电容301是电压依赖型电容，并且所述器件可以是变容器或提供可变电容的任何其他已知器件，例如微机电系统(microelectromechanicalsystem,mem)。特别地，所述器件可以是晶体管，并且，如稍后所述，在图5和图6中展示了使用晶体管来提供可变电容。根据已知技术，所述器件可以由偏置电路支撑，所述偏置电路用于给器件两端提供电压，以产生期望的电压依赖型电容并且还用于控制电压依赖型电容。在图3中，可变电容301的端子被示出为保持在电压v，该电压是标称电压vnom的值的两倍。例如，vnom可以确定为xtla处的电压或另一电压的平均值。图3示出了根据实施例的如何对可变电容301进行偏置的示例。但是，实施例包括用于偏置可变电容301的其他技术。特别地，可变电容301的上述端子不限于保持在标称电压值的两倍的电压，并且实施例包括可变电容301的端子替代地保持在较高或较低的电压。
第一实施例的技术能够将图3中的如xtla的节点处的灵敏度降低至小的dc偏移。即，当图3中的如xtla的节点处的平均电压发生变化从而导致晶体管201的固有电容发生变化时，平均电压的变化也会导致电压依赖型电容的变化，该电压依赖型电容对晶体管201的固有电容变化中的至少一部分影响进行补偿。因此，由节点处的平均电压的变化引起的节点的有效电容的变化量被减少。因此，当节点处的平均电压变化时，节点处的有效电容可能保持不变。
第一实施例包括具有电压依赖型电容的集成放大器电路的其他设计，该电压依赖型电容提供相同的优点，即当节点处的平均电压变化(即dc偏移)时，节点处的有效电容的变化量将减小。
根据第一实施例的设置的一个潜在的局限性在于，由于电流不足型振荡器仅包括单个晶体管的实现方式，振荡波形不能关于其平均值对称。
根据第一实施例的电容补偿方法使电压依赖型电容的值加倍，从而使对振荡幅度的灵敏度加倍。然而，电流不足型电路设计的主要优势在于，振荡幅度对驱动电路的闪烁噪声相对不敏感，并且晶体中的能量吸收波动与频移有关，该频移对振荡的影响比所看到的更大。
在图4中示出了本发明的第二实施例，其中使用偏置电流的电流不足型供应来限制振荡幅度。
互补驱动设置如图1所示。图4中的电路与图1中的电路不同，它还包括恒流源202和接地端子401。
根据本发明的第二实施例，由mosfet101和102提供互补驱动设置。第二实施例的优点在于，在不需要大量附加电路的情况下供电电流即偏置电流被减小了。因此，第二实施例与图1中的电路之间的区别在于，在第二实施例中，电压的振荡幅度(即电压的ac分量的幅度)受到电流不足型电流供应的限制。因此，防止了电压的振荡幅度达到电源电压，即撞击轨道。
第二实施例的电路设计有利地具有关于其平均值基本对称的振荡波形。此外，由于电流不足，q值也会增加。与需要两倍电流的单端电路相比，可用电压可得到更有效地利用。
第二实施例包括具有电流不足型电流供应的集成放大器电路的其他设计，该电流不足型电流供应提供上述相同的优点。
图4所示的实现方式有很多限制。101和102的可变漏极-体(drain-bulk)电容上的平均电压取决于它们各自晶体管的闪烁性能，因此不存在电容补偿。此外，在未应用任何补偿的情况下，对于两个器件而言，振荡幅度对正向电压的影响是相同的。此外，类似于单端振荡器，每个寄生电容器上都有相当大的二次谐波电压。
图5示出了本发明的第三实施例。第三实施例结合了第一和第二实施例的优点，提供了电压依赖型电容以补偿平均电压对固有电容的影响，并且晶体管的供电电流为电流不足型，从而避免了由振荡幅度的过大增加引起的问题。
根据本发明的第三实施例的电路设计，通过引入附加电容以减少二次谐波含量并且还通过连接和偏置电路部件使得寄生电容在标称偏置点下为一阶不变的，对第二实施例的电路设计进行了改进。
如图5所示，用于降低失真电压的附加电容为506。电容器506的值优选不是大到使得电容器506引入与基本谐振器-振荡器组合的幅度调制特性相互作用的衰减时间常数。如此大的电容值最初会引入噪声峰值，并最终导致全面的蠕变。因此，将需要其他电路来抑制蠕变。
应当注意，根据第三实施例，提供图5所示的电容器506以恢复rf增益是优选特征，而不是必要特征。第三实施例还包括与图5所示的相同电路，但是没有电容器506。
第三实施例包括有源偏置电路。所述有源偏置电路的优点在于，其被设置为将振荡器波形保持在晶体管101和102的固有漏极与衬底电容的有效反向梯度对dc电势具有最小灵敏度的点。这可能基本上在正电源轨和负电源轨的中点，即中间电平。所述有源偏置电路的另一优点在于，其被设置为根据振荡波形的电压电平来偏置至少一个驱动mosfet。
所述有源偏置电路如图5的右侧示出。所述有源偏置电路的部件包括运算放大器503、第一dc电源504、第二dc电源505、电阻器501和电容器502。第一和第二dc电源设置为彼此串联。第一dc电源504的负极端子连接到接地端子507。两个dc电源中点的电压是相对于地电位的第一dc电压。第二dc电源505的正极端子处的电压是相对于地电位的第二dc电压。第一和第二dc电源中每个上的电位差优选地是相同的，使得第一dc电压处于第二dc电压和接地端子之间的电位差的中点。
电阻器501和电容器502连接到运算放大器503的反相(即负极)端子，运算放大器503的负反馈通过电容器502提供。运算放大器503周围的电阻器501和电容器502的配置可以被看作是积分器电路。运算放大器的非反相(即正极)端子连接到第一和第二dc电源的中点，并且处于第一dc电压。
如图5所示，运算放大器503的输出端与mosfet102的源极相连接。尽管未在图5中显示，但可以在运算放大器503的输出端与mosfet102的源极之间设置电阻器。所述有源偏置电路的输入端与mosfet101和102的公共漏极相连接，也与用于连接到晶体的端子即振荡波形相连接。尽管图5中未示出，但是可以在所述有源偏置电路的输入端和mosfet101和102的公共漏极之间设置电阻器，也可以在所述有源偏置电路的输入端和用于连接到晶体的端子之间设置电阻器。尽管未在图5中示出，但是可以在mosfet101和102的漏极与用于连接至晶体的端子之间的连接之间设置电阻器和/或其他部件。
如图5所示，mosfet102的主体与接地端子相连接，而另一个mosfet101的主体与第二dc电源的正极端子相连接，因此处于第二dc电压。因此，所述有源偏置电路对mosfet101和102中的每一个的主体进行偏置，以使得主体之间的电位差是第二dc电压，即由第一和第二dc电源限定的电源轨电压。
运算放大器的非反相输入保持在第一dc电压。由于运算放大器的负反馈配置，运算放大器的输出被设置为变化，以便保持运算放大器的两个输入在相同的电平下。该偏置配置的有利特性是，由所述有源偏置电路施加的偏置使振荡器波形的平均值基本上保持在第一dc电压。
所述有源偏置电路的另一优点在于，其被设置为根据振荡波形的电压电平自动偏置至少一个驱动mosfet。如图5所示，mosfet102的主体保持在地电位。mosfet102的漏极端子与用于连接到晶体的端子和偏置电路的输入端中的一者处于相同的电位。因此，mosfet102的漏极端子与体端子之间的电位差取决于振荡波形，即与晶体相连接的端子处的信号。寄生电容取决于该漏极-体电位差。由于所述有源偏置电路的输出端与mosfet102的源极相连接，因此所述有源偏置电路被设置为补偿这种影响。因此，所述有源偏置电路被设置为根据mosfet102的漏极-体电位差来控制mosfet102的体-源极(bulk-source)电位差。mosfet102的这种偏置基本上补偿了依赖于一阶电压的寄生电容。
类似地，mosfet101的主体被偏置在第二dc电压电平。依赖于振荡器波形来控制所述有源偏置电路，以使体-漏极(bulk-drain)电位差和源极-体(source-bulk)电位差基本上降低了寄生电容的影响。
优选地，晶体管101和102的漏极面积和外围被设计成使得跨导
图6示出了第三实施例的修改。图6中的电路与图5中的电路相同，但还包括其他电容器，用于改善电路的稳定性和电源轨内振荡器波形的对称性。
图6中的电路包括图5中电路的所有部件。如图6所示，恒流源202的第二端子与第二dc电源505相连接，并因此保持在第二dc电压。电容器601设置在正电源轨和有源偏置电路的输出端之间。电容器602设置在正电源轨和mosfet101的源极之间。电容器603设置在接地端子与所述有源偏置电路的输出端之间。电容器604设置在mosfet101的源极与接地端子之间。
在根据第三实施例的电路中所需的总净空是下列之和：漏极上的峰峰值电压摆幅、使mosfet保持饱和所需的源极-漏极(source-drain)电位差以及电流源和定心放大器的输出端所需的电压。这不必大大超过高q标准(单端)电流不足型振荡器的要求。有利地，互补级的推挽驱动(push-pulldrive)意味着仅需要一半的驱动电流。在合适的条件下，与其他低噪声方法相比，互补电流不足型电路的使用能够减少振荡器的耗散。
第三实施例包括集成放大器电路的其他设计，所述集成放大器电路包括基本上如上所述操作的部件，以提供一些或全部上述优点。
图7示出了本发明的第四实施例。第四实施例的电路与第三实施例的电路相似，并且使用与第三实施例相同的附图标记来表示部件的等效设置。
第四实施例的电路包括互补晶体管驱动设置，如已经针对第二和第三实施例所描述的。在图7中示出的电路中，在端子xtla和xtlb两端设置了晶体振荡器的晶体707。可设置与晶体707并联的电阻器706。
电容器506、701和702是可选的，并且第四实施例包括电路并未设置一个或多个这些电容器。电容器506可以提供与已经针对第三实施例的电路所描述的电容器506相同的优点。
电容器506、701和702中的任何一个可以具有固定值。但是，第四实施例包括电容器506、701和702中的任何一个，可选地由任何类型的可调谐电容来提供，例如数字可调谐mem电容器。
在第四实施例中，设置了dc电源705。如图7所示，晶体管101的主体可以与dc电源705的正极端子相连接，而晶体管102的主体可以与dc电源705的负极端子相连接。dc电源705的负极端子可以接地。
电阻器703设置在晶体管101的源极与dc电源的正极端子之间。电阻器704设置在晶体管102的源极与dc电源的负极端子之间。
电阻器703和704优选地均为可变电阻器。电阻器703和704可以是数字可调谐可变电阻器，例如mem电阻器。当电阻器703和704是可变电阻器时，可以在操作过程中适当地控制它们的电阻以提供期望的振荡电平和中心电压。当电路正在启动时，电阻器703和704的值可以暂时减小。
第四实施例的电路可以提供如第三实施例的电路的先前描述的一些或全部优点。
图8示出了本发明的第五实施例。第五实施例的电路还包括互补晶体管驱动设置。第五实施例的电路与第四实施例的电路相似，并且使用与第四实施例相同的附图标记表示部件的等效设置。
在第五实施例中，电容器506、701和702是可选的，并且第五实施例包括电路并未设置一个或多个这些电容器。电容器506可以提供与针对第三实施例的电路所描述的电容器506相同的优点。
电容器506、701和702中的任何一个可以具有固定值。但是，第五实施例包括电容器506、701和702中的任何一个，可选地由任何类型的可调谐电容，例如数字可调谐mem电容器来提供。
在第五实施例中，设置了dc电源705。如图8所示，晶体管101的主体可以与dc电源705的正极端子相连接，而晶体管102的主体可以与dc电源705的负极端子相连接。dc电源705的负极端子可以接地。
第五实施例包括第一电流源801和第二电流源804。
第一电流源801优选地是可变电流源，例如数控电流源。
第二电流源804优选地是压控电流源(voltagecontrolledcurrentsource,vcss)804。第二电流源804的第一端子与晶体管102的源极相连接。第二电流源804的第二端子与dc电源705的负极端子相连接。
晶体管101的源极可以经由电阻器802与第二电流源804的输入端相连接，并且晶体管102的源极可以经由电阻器803与第二电流源804的相同输入端相连接。
第二电流源可以提供改进的电流控制，并且还可以更有效地利用可用净空。
第五实施例还包括dc电压源805，其优选是可变电压源。电压源805的第一端子可以与第二电流源804的输入端相连接。电压源805的第二端子可以与dc电源705的负极端子相连接。电压源805可以是数控可变电压源。当电压源805是可变电压源时，可以控制电压源805的输出dc电压，以便最小化对闪烁噪声的敏感性。
可以适当地控制第一和/或第二电流源以提供期望的振荡电平。当电路正在启动时，第一和/或第二电流源的电流可以暂时设置为高值，然后在振荡开始时减小。
在第五实施例的替代实现方式中，可以使用负载电阻器代替第二电流源804。
第五实施例的电路可以提供如第三和第四实施例的电路的先前描述的一些或全部优点。
实施例包括对如上所述的技术的许多修改和变型。
在第二和第三实施例中，所述有源偏置电路使p型mosfet102的漏极-衬底(drain-substrate)电容的变化率与n型mosfet101的漏极-衬底电容的变化率匹配。所述有源偏置电路通过充分减少由寄生效应引起的误差来提高性能。但是，由于工艺差异，可能无法始终实现不同器件类型之间的精确匹配。为了改善匹配，所述有源偏置电路优选地包括用于改变第一dc电压的附加电路，使得第一dc电压不在电源轨的中间电平。
控制第一dc电压以使其在放大器工作时偏离电源轨的中间电平的另一个优点是，与运放(op-amp)驱动器相比，它为电流源提供了更多的净空。
在图5和6中，第一dc电源和第二dc电源提供dc电位。然而，实施例包括用于提供dc电位的任何其他技术。例如，可以替代地使用分压器设置，其中第一dc电源由第一电阻器代替，而第二dc电源由第二电阻器代替。第一和第二电阻器中的至少一个可以是可变电阻器。单个dc电源将设置成并联于第一电阻器和第二电阻器的串联连接。其他提供dc电位的技术包括使用二极管或mos电压源。
根据第三、第四和第五实施例的优选的其他技术包括配置电路，使得源极-漏极面积(source-drainarea)和外围存在不匹配，并且替代地或附加地调整n型mosfet101和p型mosfet102中的每个的主体偏置，使得它们集中在dc不敏感范围内。
图1至图8所示出的电路都得到了如下简化：它们仅显示了振荡器电路中的关键部件。因此清楚地示出了根据实施例的电路配置与已知技术之间的差异。半导体振荡器设计领域的技术人员将理解，振荡器电路的实际实现方式还可以包括用于支持图1至图8中未示出的器件的部件的标准设置。特别地，即使未在附图中示出，也可以提供dc反馈设置。还示出了栅极和其他端子彼此相连接的电路。实施例还包括在连接之间存在中间部件，例如电阻器。实施例还包括图3至图8中的电路，该电路还包括附加电路。例如，可以包括用于确保栅极和其他端子的dc隔离的电路，例如以改善净空的使用。特别地，实施例包括提供无源偏置电路，所述无源偏置电路可以具有一个或多个用来偏置工作电压和电流的电阻器。可以对图3至图8中的电路进行这些以及其他修改的多种方式对于本领域技术人员而言将是显而易见的。
另外，尽管示出并描述了端子彼此连接，但是连接可以是直接连接或间接连接。间接连接包括根据已知技术在连接的端子之间存在的带状线、微带状线、通孔、电阻器、电感器和电容器中的任一种。现存的带有间接连接的附加电路基本上不会对振荡器的特性做出贡献，如晶体特性和电容电桥所定义的。
图4至图8中示出和描述的电路的mosfet漏极之间具有公共连接。然而，实施例还包括以可替代的方式设置的mosfet，其在mosfet的源极之间具有公共连接。然后偏置电路被设置以匹配源极电容而不是漏极电容的变化率。
实施例包括电路具有到晶体的单端连接而不是用于连接到晶体的两个端子的连接。
在图5和图6中，所述有源偏置电路的输入端位于xtla与晶体的连接处。实施例包括输入端替代地或附加地位于xtlb与晶体的连接处和/或在电路中的其他位置。
实施例还包括所述有源偏置电路的输出端连接到电路中的不同位置，只要提供mosfet101和102的适当偏置即可。
实施例还包括根据已知的mosfet实现方式在放大电路中使用两个以上的mosfet。
mosfet优选地被设计为使得在振荡和二次谐波之间的相互作用被最小化，所述二次谐波在电源轨(即在图5、图6、图7和图8的配置中的源极)之间不可避免地产生。n沟道和p沟道器件的特性之间的对称性有助于减少产生的负面影响。优选地，通过在重要的偏置电平范围内控制栅极面积和gm值并控制纵横比(w/l)，使栅极输入电容相等。这种mosfet设计导致p型mosfet器件的栅极比n型mosfet器件的栅极更短、更宽，因此导致更大的漏极面积。优选地，充分扩展n型mosfet源极-漏极(source-drain)的面积和周边，以使它们在dc偏压下的有效电容变化率与标称工作条件下的p型mosfet的有效电容变化率相匹配。如上所述，标称工作条件可以在电源轨的中间电平处，但是在某些应用中，标称工作条件可以偏离电源轨的中间电平。
实施例还包括在晶体管101和102中设置相等的电容，使得振荡器对变化的dc偏移(由于闪烁噪声)的dc效应不敏感，并且仍然偏置在可用电压源的中心。假定电容器之一的下限是由pmos(即p沟道)器件设置的，那么与p沟道器件相比，n沟道器件可能更优选使用更小的源极和/或漏极。
尽管已经示出根据实施例的电路具有mosfet或bjt，但是实施例包括由bjt替代地提供所有的mosfet实现方式以及由mosfet替代地提供所有的bjt实现方式。
实施例还包括所有示出和描述的实现方式的变型，其中n型mosfet可替代地由p型mosfet提供，反之亦然。实施例还包括所有示出和描述的实现方式的变型，其中npnbjt可替代地由pnpbjt提供，反之亦然。
尽管上面已经描述了本发明的特定实施例，但是应当理解，可以以不同于所描述的方式来实践本发明的实施例。特别地，尽管已经针对具有交流接地(ac-grounded)源极的mosfet(通常被称为皮尔斯电路)描述了操作，但是该设置可以适合于漏极接地的电路。此外，如果成本可以接受并且性能要求使其可取，则可以用双极型器件代替mosfet。
实施例还包括以下编号的条项：
1.一种用于晶体振荡器的集成电路放大器，所述集成电路放大器包括：
第一晶体管；
第二晶体管，其中所述第二晶体管与所述第一晶体管互补。
节点，所述节点连接到所述第一晶体管的端子和所述第二晶体管的端子；
电流源，被设置为向所述第一晶体管和所述第二晶体管中的至少一个供应至少一部分偏置电流，其中，所述节点处的所述电压的振荡幅度取决于所述偏置电流；
其中，所述集成电路放大器被配置为使得，在使用中，由于所述偏置电流出现电流供应不足，所述节点处的所述电压的振荡幅度受到限制。
2.根据条项1所述的集成电路放大器，其中，所述集成电路放大器被配置为使得所述第一晶体管和所述第二晶体管处于所述扩展的科尔皮兹家族的配置中；和/或，可选地，所述晶体管以反相器配置来设置，例如皮尔斯配置。
3.根据条项1或2所述的集成电路放大器，其中，所述晶体管被设计为使得所述第一晶体管相对于所述振荡电流的所述变化增益和所述第二晶体管相对于所述振荡电流的所述变化增益具有基本上相同的大小并且彼此相反。
4.根据条项1至3中的任一项所述的集成电路放大器，其中，所述晶体管和/或相关的偏置电路被设计为使得，在使用中，至少一个所述偏置电压的变化引起寄生电容的变化，所述寄生电容基本上大小相同并且极性相反。
5.根据条项1至4中的任一项所述的集成电路放大器，其中：
所述第一晶体管和所述第二晶体管是bjt，并以共集电极配置进行设置；或者
所述第一晶体管和所述第二晶体管是mosfet，并以共漏极配置进行设置。
6.根据条项1至4中的任一项所述的集成电路放大器，其中：
所述第一晶体管和所述第二晶体管是bjt，并以共基极配置进行设置或者
所述第一晶体管和所述第二晶体管是mosfet，并以共栅极配置进行设置。
7.根据条项1至4中的任一项所述的集成电路放大器，其中：
所述第一晶体管和所述第二晶体管是bjt，并以共射极配置进行设置；或者
所述第一晶体管和所述第二晶体管是mosfet，并以共源极配置进行设置。
8.根据条项1至7中的任一项所述的集成电路放大器，还包括无源偏置电路；
其中，在使用中，所述工作电压和/或电流取决于所述无源偏置电路。
9.根据条项1至8中的任一项所述的集成电路放大器，还包括有源偏置电路；
其中，在使用中，所述有源偏置电路被配置为控制所述集成电路放大器的节点处的所述平均电压。
10.根据条项1至7中的任一项所述的集成电路放大器，其中，所述节点是第一节点，所述第一节点是/或者连接到用于与晶体振荡器的所述晶体相连接的第一输出端子，并且所述第一节点与所述第一晶体管的第二端子相连接，其中，所述集成电路放大器还包括：
第二节点，所述第二节点是/或者连接到用于与晶体振荡器的所述晶体相连接的第二输出端子，并且所述第二节点与所述第一晶体管的第三端子相连接；
第一电容器，所述第一电容器的第一端子与所述第一晶体管的第一端子相连接并且第二端子与所述第二节点相连接；
第二电容器，所述第二电容器的第一端子与所述第一晶体管的第三端子相连接并且第二端子与所述第二晶体管的第二端子相连接；
第三电容器，所述第三电容器的第一端子与所述第一晶体管的第一端子相连接并且第二端子与所述第一节点相连接；
第四电容器，所述第四电容器的第一端子与所述第一晶体管的第二端子相连接并且第二端子与所述第二晶体管的第二端子相连接；和
接地端子，所述接地端子与所述第二晶体管的所述第二端子相连接；
其中，所述第一晶体管的所述第一端子与所述电流源相连接；
其中，所述第一晶体管的主体与所述第一晶体管的所述第一端子相连接；和
其中，所述第二晶体管的主体与所述第二晶体管的所述第二端子相连接。
11.根据条项1至10中的任一项所述的集成电路放大器，其中，所述第一晶体管和所述第二晶体管是mosfet。
12.根据条项11所述的集成电路放大器，其中：
所述第一晶体管的所述第一端子为源极端子；
所述第一晶体管的所述第二端子为漏极端子；
所述第一晶体管的所述第三端子为栅极端子；
所述第二晶体管的所述第一端子为漏极端子；
所述第二晶体管的所述第二端子为源极端子；和
所述第二晶体管的所述第三端子为栅极端子；
13.根据条项1至10中的任一项所述的集成电路放大器，其中，所述第一晶体管和所述第二晶体管是bjt。
14.根据前述任一条项所述的集成电路放大器，其中，所述连接中的一个或多个是间接连接，并且包括一个或多个其他部件，例如电阻器。
15.一种晶体振荡器，包括：根据前述任一条项的电路；和
晶体。
以上实施例的描述旨在其说明性，而不是限制性。因此，对于本领域的技术人员将显而易见的是，可以在不脱离下面提出的权利要求书的精神和范围的情况下，对所描述的本发明进行修改。
- 还没有人留言评论。精彩留言会获得点赞！