可寻址环形振荡器测试芯片的制作方法
【技术领域】
[0001]本发明涉及半导体测试芯片领域，尤其是涉及一种可寻址测试芯片。
【背景技术】
[0002]信号传输延迟时间是CMOS集成电路一个重要的交流特性。将测试结构整合到测试芯片中并流片测试是CMOS集成电路设计和制造厂商测量信号传输延迟时间的一种常用的方法。
【发明内容】
[0003]本发明提供一种可寻址环形振荡器测试芯片。这种可寻址环形振荡器测试芯片不仅可以进行精确的环形振荡器的单独的特性测量(包括振荡周期、动态电流、直流电流等)，也通过共用焊盘提高了测试芯片的面积利用率。并且测试时可以不需要移动探针，从而节省了测试时间。
[0004]本发明所提供的环形振荡器测试芯片可以包括若干环形振荡器测试单元以及外围结构，所述外围结构包括外围电路和焊盘，其中所述外围结构的外围电路共用一组电源:第一电源和第一接地；每个测试单元享有一组独立电源:第二电源和第二接地。例如，第一电源和第一接地是可以分别由VDDC和GNDC表示；第二电源和第二接地可以分别由VDDE和GNDE表示；采用独立电源给每个测试单元供电，一方面在芯片设计时两者之间的布置可以尽量靠近，从而减少布线带来的电压降，使得加到环形振荡器上的电压更接近电源电压?’另一方面可以在测量时减小或避免其它测试单元的干扰。
[0005]作为优选，所述外围电路包括:寻址电路、信号传输通路、全局分频器、驱动器；所述外围结构的焊盘是测试芯片绕线的连接点，共用电源、多组独立电源、输入/输出信号及地址信号全部通过外围结构中的焊盘提供。这里驱动器可以是I/o驱动器(输入/输出驱动器)。
[0006]作为优选，所述可寻址环形振荡器测试芯片的测试单元与其对应的独立电源之间的绕线包括多金属层并联网状绕线。对比单金属层的连接方式绕线，多金属层的并联可以最大化减小绕线电阻，起到提高测试精度的作用。
[0007]作为优选，所述可寻址环形振荡器测试芯片的测试单元可以被就近放置其对应的独立电源VDDE和GNDE焊盘之间，每个测试单元与其相邻的两个测试单元分别共享一个VDDE或GNDE焊盘。这样一方面减少了焊盘所用数量提高面积利用率，另一方面就近摆放也减小了绕线长度从而减小绕线电阻，起到提高测试精度的作用。当测试单元过大，放在其对应的独立电源VDDE和GNDE焊盘之间受限时，可以不用就近放置，但是从目前以节省面积为主要目的的测试芯片设计来看这种情况不多。
[0008]作为优选，所述可寻址环形振荡器测试芯片的测试单元，每个测试单元中包含一个或多个环形阵振荡器测试结构，测试结构的具体数量与寻址电路的寻址能力成正比。可寻址电路的寻址能力是由电路中的寻址信号端口决定的，每个端口有两种信号状态I和O。在有些实施例中，一组VDDE和GNDE控制四个测试结构则需要2个寻址信号端口提供出22种寻址信号；在有些实施例中一组VDDE和GNDE控制五个或六个或七个或八个测试结构则需要3个寻址信号端口提供出23种寻址信号。由此可见，有η个寻址信号端口可以提供2η种寻址信号，为小于或等于2η个测试结构提供地址信号。
[0009]作为优选，所述的测试单元，每个测试单元中的一个或多个环形振荡器测试结构共用一组电源VDDE和GNDE。
[0010]作为优选，每次测试时，只有被选中的环形振荡器测试结构所在的测试单元的一组独立电源VDDE和GNDE供电，其它测试单元的独立电源均接地。这样可以减小或避免外围电路对环形振荡器供电造成的影响，起到提高测试电路稳定性的作用。
[0011]作为优选，所述的一种可寻址环形振荡器测试芯片，每个环形振荡器测试结构包括一个环形振荡器，每个环形振荡器可以配置零个到几个局部分频器，如果某个测试结构中的环形振荡器的振荡频率超过了外围电路能传输的频率范围或最终输出的频率范围，则需要配置局部分频器。
[0012]作为优选，所述每个形振荡器测试结构可以包括六个端口:给环形振荡器供电的一组电源端口 VDDE和GNDE、给局部分频器供电的一组电源端口 VDDC和GNDC、起振信号端口 EBL、振荡输出端口 OUT。
[0013]作为优选，当环形振荡器不需要经过局部分频器来降频直接输出或局部分频器和环形振荡器共用一组电源时，所述每个形振荡器测试结构可以包括四个端口:一组电源端口 VDDE和GNDE、起振信号端口 EBL、振荡输出端口 OUT。
[0014]作为优选，所述外围电路中的信号传输通路包括信号输入通路和信号输出通路。
[0015]作为优选，所述信号输入通路通过选择器在一个测试单元内为被寻址电路选中的测试结构输入起振信号EBL，未被选中的测试结构输入静态信号NEBL。NEBL避免误触发引起未选中的环形振荡器测试结构振荡，起到提高测试电路稳定性的作用。
[0016]作为优选，所述信号输出通路包括测试单元内部输出通路和测试单元间的输出通路，测试单元内部输出通路通过选择器使未被寻址电路选中的测试结构的输出被屏蔽，被选中的测试结构的振荡频率输出；测试单元间的输出通路以上一级测试单元的输出作为输出一和该测试单元输出作为输出二，两个输出作为下一级测试单元的输入。
[0017]在另一方面，本发明提供一种使用上述可寻址环形振荡器测试芯片的测试方法。所述测试方法可以包括:当外围电路供电后，地址信号每提供一组地址，通过寻址电路产生一组控制信号；该组控制信号允许被供电的测试单元中的一个环形振荡器测试结构的信号传输通路导通，输入或输出信号得以输入或输出；输入信号使被选中的环形振荡器测试结构开始振荡，而使得未被选中的环形振荡器测试结构始终维持静态，避免误触发引起振荡而影响测量；被选中的环形振荡器测试结构振荡频率通过信号传输通路输出；最终振荡频率经过分频器降到测试机能接受的频率范围后输出。
[0018]在另一方面，本发明提供一种测试系统，其可以包括一个或多个上述的可寻址环形振荡器测试芯片。例如，所述测试系统可以包括至少一个可寻址环形振荡器测试芯片和一个测试机；通过可寻址环形振荡器测试芯片的测试方法将被选中的测试结构的振荡频率输出后，由焊盘输出到测试机进行进测量。
[0019]本发明的有益效果可以包括:(I)通过同一测试单元内一个或多个环形振荡器测试结构共用电源焊盘、不同测试单元之间共用电源焊盘的设计提高了测试芯片的面积利用率，满足集成电路高密度的要求；(2)通过每个测试单元享有一组独立电源并就近放置在独立电源之间减小导线长度，通过多金属层网状绕线的两种方式减小导线电阻和导线上的压降以提高测试精度；(3)通过独立电源减少外围电路对测试的影响，通过信号传输电路的设计包括NEBL信号的使用和未被选中测试结构测试结果的屏蔽避免未被选中测试结构的振荡带来的测试不准，以提高测试精度；(4)灵活地设计所需焊盘的数量和配置分频器不仅可以节省测试芯片的面积，也使电路有利于被实用化。
【附图说明】
[0020]图1是最简单的一种环形振荡器示意图；
[0021]图2是一种传统环形振荡器短程测试芯片电路示意图；
[0022]图3是按照本发明一些实施例的一种可寻址环形振荡器测试芯片电路示意图；
[0023]图4是按照本发明一些实施例的单个测试单元结构示意图；
[0024]图5是按照本发明一些实施例的信号传输通路示意图；
[0025]图6是按照本发明一些实施例的可寻址环形振荡器测试芯片电路结构示意图；
[0026]图7是按照本发明一些实施例的测试芯片版图示意图；
[0027]图8是按照本发明一些实施例的测试单元间多金属层网状连接示意图。
【具体实施方式】
[0028]随着集成电路特征尺寸的不断缩小和集成度的不断增加，器件特性和互连特性越来复杂，对信号的传输延迟的影响越来越大。本发明的一些实施例通过基于环形振荡器(Ring Oscillator,简称R0)的测试结构去评估器件特性和互连的各种特性。可寻址的测试芯片的设计方法测试效率高，而且能在有限的晶圆面积上共用一组PAD对大量的测试结构进行测量。但是可寻址测试芯片相对传统短程测试芯片的外围电路设计复杂，测试结构尺寸受限，而且测试过程繁琐。本发明的一些实施例克服了上述设计困难，通过一种灵活的可寻址测试芯片的设计方法来设计高测量精度、高面积利用率的测试环形振荡器的测试芯片。
[0029]环形振荡器可以由奇数