用于环路增益的自动检测及校准的装置的制作方法

在本发明的实施例中阐述的技术大体来说涉及电子系统，且更具体来说，涉及使用环路增益检测器(loopgaindetector)自动校准环路增益的电路系统。

背景技术：

环路增益可用于分析通过例如电路等控制系统的信号流。环路增益是电路行为的数学表示。环路增益为1反映出控制系统正以最佳状态运行。

技术实现要素：

本发明实施例提供一种用于环路增益的自动检测及校准的装置，包括：第一相位检测器，被配置成检测参考信号与输入信号之间的时钟偏移；电荷泵电路，被配置成将所述时钟偏移转变成电压；采样及保持电路，被配置成在第一时间对所述电压进行采样，并保持所采样的所述电压直到第二时间；比较器，被配置成(i)基于所采样的所述电压及所述电压检测与所述输入信号相关联的所述环路增益，以及(ii)输出用于调整所述输入信号的环路增益信号；以及控制器，耦合到所述第一相位检测器、所述比较器及所述采样及保持电路，所述控制器被配置成产生多个控制信号，用于自动控制所述第一相位检测器、所述比较器及所述采样及保持电路的操作。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据本文阐述的各种实施例的环路增益校准系统的示例性方块图。

图2示出根据本文阐述的各种实施例的环路增益检测器的示例性方块图。

图3示出根据本文阐述的各种实施例的相位检测器信号的示例性时序图。

图4示出根据本文阐述的各种实施例的电荷泵电路的示例性电路示意图。

图5示出根据本文阐述的各种实施例的环路增益检测器的示例性控制器及示例性环路增益检测器的信号的示例性时序图。

图6示出根据本文阐述的各种实施例的环路增益检测器的信号的另一示例性时序图。

图7示出根据本文阐述的各种实施例的环路增益校准系统的示例性方块图。

图8示出根据本文阐述的各种实施例的校准控制器的各种调谐(tuning)的示例性流程图。

图9示出根据本文阐述的各种实施例的调谐环路增益(tuningloopgain)的示例性曲线图。

图10示出根据本文阐述的各种实施例，与图9的曲线图对应的校准控制器的操作的示例性流程图。

图11示出根据本文阐述的各种实施例的多级环路增益校准系统的示例性方块图。

图12示出根据本文阐述的各种实施例的德尔塔西格玛时间-数字转换器(δσtdc)的环路增益自动校准的工艺流程图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及配置形式的具体实例以简化本公开内容。当然，这些仅为实例而并非旨在进行限制。举例来说，在以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征以使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而并非自身表示所论述的各种实施例和/或配置之间的关系。

实时确定控制系统的环路增益可能是困难的，此需要在特定时帧内进行精确的电压测量(例如，需要微微间隔尺寸(pico-granularity))。环路增益的手动检测可能既困难又耗时。另外，适当修改控制系统以调整增益可能需要手动干预。使用如在本文阐述的环路增益检测器可提供对环路增益的自动测量及恰当调整。

图1示出根据本文阐述的各种实施例的环路增益校准系统100的示例性方块图。环路增益校准系统100可包括电路110、环路增益检测器120，且在一些实施例中可包括校准控制器130。电路110在一些实施例中可以是时间-数字转换器(time-to-digitalconverter，tdc)。tdc用于电路装置中，以监测电路事件并输出这些事件发生的相应时间的数字表示。tdc可用于多种应用中，包括检测和/或测量具有例如锁相环路(phase-lockedloop，pll)的电路的噪声。电路110接收输入信号，例如参考信号fref及具有各种时钟偏移δθ的信号(例如，fref+δθ，fref-δθ)。电路110在时域中检测这些信号之间的相位差。所述相位差由电路110转换成数字输出信号do(例如，逻辑低‘0’或逻辑高‘1’)。环路增益检测器120耦合到电路110。环路增益检测器120可自动检测与电路110相关联的环路增益。基于检测到的环路增益，环路增益检测器120可产生调整指示符(例如，com_out)，电路110使用所述调整指示符来调整环路增益。在一些实施例中，校准控制器130耦合在环路增益检测器120与电路110之间。校准控制器130可基于调整指示符提供对增益的粗调和/或细调(coarseand/orfinetune)调整。在替代实施例中，可将调整指示符(例如，com_out)提供到电路110以修改环路增益。

图2示出根据本文阐述的各种实施例的环路增益检测器200的示例性方块图。环路增益检测器200检测与其耦合的电路110的环路增益，并将指示符信号(例如，com_out)输出回所述电路110。指示符信号指示电路110是否需要被调整以增加增益或减少增益，如在图7中更详细阐述。指示符信号是逻辑输出。当指示符信号是逻辑高时，电路110被调整以降低增益。当指示符信号是逻辑低时，电路110被调整以增加增益。环路增益检测器200包括控制器210、至少两个相位检测器(phasedetector，pd)220、230、电荷泵(chargepump，cp)240、电容器250、采样及保持(sample-and-hold，s/h)组件260及比较器270。

控制器210产生各种控制信号，用于控制pd220、230、采样及保持组件260及比较器270。控制器210接收参考信号fref。使用所述参考信号fref，控制器210产生多个控制信号，包括用于s/h组件260的s/h控制信号(例如，fsh)、用于pd220的pd控制信号(例如，fup)、用于pd230的另一pd控制信号(例如，fdn)以及用于比较器270的比较器控制信号(例如，fcom)。pd220、230检测各种相位误差或时钟偏移(例如，δθ、δα及δβ)，并分别输出上升信号(例如，up)及下降信号(例如，dn)。如在图3中更详细阐述，cp240接收上升信号或下降信号，并将检测到的时钟偏移转变成电压变化δv。

采样及保持(s/h)电路260是备用电压保持器。当被输入信号(例如，fsh)触发时，s/h电路260运作。在运作时，s/h电路260在特定时间对环路的电压进行采样，且保持并输出所述电压vsh直到下一次采样。换句话说，在运作时，s/h电路260的输出电压等于在电容器250两端测量的电压(例如，vc)。比较器270比较电容器电压vc与由s/h电路260采样的前一电压vsh。通过此种比较，比较器270检测输入信号fd所起源的系统的环路增益。比较器270输出反映电路110的环路增益的调整指示符(例如，com_out)。环路增益信号可用作调整指示符。所述环路增益信号被反馈回电路110，如在图7中更详细阐述。

图3示出根据本文阐述的各种实施例的相位检测器220、230的相位检测器信号的示例性时序图300。时序图300包括示出相位检测器220、230内的各种信号的一系列曲线图(a)到(f)。曲线图(a)示出负偏移恒定时钟偏移的参考信号fref-δθ。曲线图(b)示出参考信号fref。曲线图(c)示出正偏移恒定时钟偏移的参考信号fref+δθ。曲线图(d)示出输入信号fd。曲线图(e)示出来自pd220的输出信号。曲线图(f)示出来自pd230的输出信号。

pd220用于检测参考信号fref的下降边缘(fallingedge)(例如，从逻辑高过渡到逻辑低)。pd220通过取曲线图(b)的参考信号fref与曲线图(d)的输入信号fd之间的差来确定与下降边缘相关联的时钟偏移。举例来说，如图3所示，参考信号fref的下降边缘出现在点310、340。当pd220的输入信号fd滞后于参考信号fref时，出现时钟偏移δβ。当一个信号在另一个信号到达其最高点后到达其最大峰值时，所述信号被称为“滞后”。时钟偏移δβ大约等于点310处的参考信号fref的下降边缘与点320处的输入信号fd的下降边缘之间的距离。当pd220的输入信号fd领先于参考信号fref时，出现时钟偏移δα。当一个信号在另一个信号到达其最大峰值之前到达其最大峰值时，所述信号被称为“领先”。时钟偏移δα大约等于点330处的输入信号fd的下降边缘与点340处的参考信号fref的下降边缘之间的距离。pd220检测这些时钟偏移δβ或δα，并输出反映检测到的时钟偏移的信号up。举例来说，如在曲线图(e)中所示，在点310与点320之间，反映了时钟偏移δβ。类似地，在曲线图(e)的信号up中，在点330与点340之间反映了时钟偏移δα。将信号up提供到cp240以控制其操作，如在图4中更详细阐述。

pd230基于曲线图(b)的参考信号fref与偏移了恒定时钟偏移δθ的参考信号之间的差输出信号dn。因为这个差是恒定时钟偏移δθ，所以如在曲线图(f)中所示，dn信号在点310与点350之间输出δθ。将信号dn提供到cp240以控制其操作，如在图4中更详细阐述。

图4示出根据本文阐述的各种实施例的cp400的示例性电路示意图。cp400将由pd220、230输出的时钟偏移转变成电压。cp400可属于电路110和/或环路增益检测器200。当用于环路增益检测器200中时，cp400耦合在pd220、230与电容器250之间。当检测到时钟偏移δα和/或δβ时，cp400对电容器450充电。当检测到时钟偏移δθ时，cp400使电容器450放电。cp400包括开关410、420及电流源430、440。当来自pd220的信号up中存在时钟偏移δα或δβ时，开关410闭合，并且电流源430(例如，i)驱动电流进入电容器450。此电流的存在给电容器450充电。此继而在电容器450两端产生电压vc。由信号up驱动的电流产生的充电量qup可表示如下：

qup＝i(δ∝)+i(δβ)(1)

当来自pd220的信号dn中存在恒定时钟偏移δθ时，开关420闭合，并且电流源440(例如，i)减小电容器450内的电流。此种减少使电容器450放电。此电流的存在还降低了电容器450两端的电压vc。由信号dn驱动的电流产生的放电量qdn可表示如下：

qdn＝i(δθ)(2)

可能有同时存在时钟偏移(i)δα或δβ及(ii)δθ两者的时间(例如，在图3中的点320与点350之间)。在这些条件下，开关410及420两者均闭合。电容器450两端的电压保持在就在开关410及420两者均闭合之前的电压电平。这是因为电容器450的充电速率大约等于放电速率。换句话说，以下表达式成立：

qdn＝qup(3)

当耦合到环路增益检测器的系统(例如，图1中的系统100或图7中的系统700)的环路增益等于1时，以上表达式将发生。当系统的环路增益等于1时，以下表达式也成立：

δ∝+δβ＝δθ(4)

图5示出根据本文阐述的各种实施例的控制器210及环路增益检测器200的示例性时序图500。控制器210产生大约四个不同的控制信号：用于s/h组件260的s/h控制信号(例如，fsh)、用于pd220的pd控制信号(例如，fup)、用于pd230的另一个pd控制信号(例如，fdn)以及用于比较器270的比较器控制信号(例如，fcom)。每个控制信号控制环路增益检测器200的各种操作：采样及保持操作、放电操作、充电操作及比较操作。曲线图(g)到(k)示出与控制器210相关联的各种信号。曲线图(g)示出参考信号fref。曲线图(h)示出用于采样及保持操作的控制信号(例如，fsh)。曲线图(i)示出用于放电操作的控制信号(例如，fdn)。在曲线图(j)中示出用于充电操作的控制信号(例如，fup)。在曲线图(k)中示出比较操作控制信号(例如，fcom)。

曲线图(l)到(n)示出由环路增益检测器200产生的信号。曲线图(l)示出来自pd220的输出信号up。曲线图(m)示出来自pd230的输出信号dn。在曲线图(n)中示出由电容器250产生的电压信号vc及由s/h组件260产生的电压信号。

每个控制信号由控制器210基于参考信号fref产生。如在曲线图(g)中所示，参考信号fref迭代通过多个周期(例如，510、520、530、540、550、560)。在每个周期期间，参考信号fref在大约半个周期内为逻辑高(例如，‘1’)，且在大约半个周期内为逻辑低(例如，‘0’)。在第一周期510期间，控制器210为控制信号fsh产生逻辑高。当fsh为逻辑高时，s/h组件260运作。s/h组件260的操作对其输入电压(例如，电容器250的电压vc)进行采样。当发生采样时，s/h组件260输出等于电容器250的电压vc的电压vsh(如图5的曲线图(n)所示)。当控制信号fsh为逻辑高时，采样在周期510的整个持续时间内发生。在此实例中，当控制器210为控制信号fsh产生逻辑低时，采样在周期520开始时停止。s/h组件260保持最后采样的电压，直到下一个采样周期。如在曲线图(n)中由实线所示，由s/h组件260输出的电压电平vsh在周期510到周期550期间被保持。控制器210保持控制信号fsh的逻辑低直到周期560。当周期560开始时，控制器210为控制信号fsh产生另一个逻辑高，并且采样再次启动。在周期560期间，s/h控制信号fsh返回到逻辑高。此时，由s/h组件260输出的电压增加到由电容器250保持的相同电压vc，如由曲线图(n)中的虚线所示。

在第一次采样及保持操作之后，电容器450在周期520期间放电。为了便于放电，如图4中所述，需要检测到恒定时钟偏移δθ，此触发开关420的闭合。当pd230运作时，发生对δθ的检测。控制信号fdn控制pd230的运行。当控制信号fdn为逻辑高时，例如在周期520期间，pd230运作。如图4所述，当检测到恒定时钟偏移δθ时(例如，当pd230的输出信号dn为逻辑高时)，会发生电容器450的放电。如在曲线图(m)中所示，在周期520期间，在到周期的大约一半时检测到恒定时钟偏移δθ。如在曲线图(n)中所示，当检测到恒定时钟偏移δθ时电容器450两端的相应电压降(例如，vc)出现，其中虚线是电容器电压vc，且实线是s/h组件260输出的电压。对于参考信号fref的一个周期(例如，周期520)来说，pd230的操作由控制信号dn启用。

在参考信号fref的下两个周期(例如，周期530、540)期间，电容器450被充电。这两个周期允许检测到两个不同的时钟偏移(例如，δα及δβ)。控制器210为控制信号fup产生逻辑高，此控制pd220的操作，如在曲线图(j)中所示。当控制信号fup为逻辑高时，pd220正在运作。如图4中详细论述，当开关410闭合时，电容器450被充电。当检测到时钟偏移δα或δβ时，会触发开关410的闭合。在检测到时钟偏移δα或δβ时，pd220产生反映所述偏移的输出信号，如在曲线图(l)中所示。当存在时钟偏移δα或δβ时，开关410闭合，并且电容器450被充电。对电容器450充电继而增加了电容器电压vc。如在曲线图(n)中所示，在周期530期间在曲线图(l)中检测到时钟偏移δα时，由曲线图(n)中的虚线所示的电容器电压vc也增加。当不再检测到时钟偏移δα时(例如，当信号up为逻辑低时)，电容器的电压电平vc被保持。在周期540期间检测到时钟偏移δβ时，电容器450也被充电。此充电由周期540期间曲线图(n)的电容器电压vc的增加来说明。

一旦电容器450被充电，控制器210便可为比较器270的控制信号fcom产生逻辑高。在存在逻辑高控制信号fcom时，比较器270运作。如先前在图2中阐述，比较器270比较电容器电压vc(例如，当前电容器电压)与s/h组件电压vsh(例如，先前电容器电压)之间的电压电平。换句话说，比较器270评估曲线图(n)的实线与虚线之间的信号差。如果电容器电压vc小于s/h组件输出电压vsh，那么以下表达式适用：

δ∝+δβ＜δθ(5)

方程式(5)中的表达式指示环路增益需要降低。比较器270的输出(例如，com_out)被设置为逻辑高。如果电容器电压vc大于s/h组件输出电压vsh，则以下表达式适用：

δ∝+δβ＞δθ(6)

方程式(6)中的表达式指示环路增益需要增加。比较器270的输出(例如，com_out)被设置为逻辑低。环路增益调整继续进行，直到实现由方程式(4)反映的理想环路增益。

图6示出根据本文阐述的各种实施例的环路增益检测器200的另一示例性时序图600。曲线图(o)到(s)类似于图5中阐述的曲线图(g)到(k)。曲线图(t)到(v)类似于图5中阐述的曲线图(l)到(n)。在实际操作条件下，比较器270可能无法发挥理想比较器的作用。电容器电压vc与s/h组件电压vsh之间的电压差δv对于比较器270来说可能太小而不能正确检测。换句话说，比较器270可能无法正确识别电压差δv。为了避免过小的电压差δv，在一些实施例中，控制器210可在大量周期(例如，100到1000个周期、800到8000周期、7000到17000个周期)内累积电容器250的电荷(例如，qup及qdn)。控制器210可被设计成将qup及qdn操作周期调整为更加灵活。在本实施例中，周期610与620之间的参考信号fref的周期数可以是一个大的数字(例如，100到1000个周期、800到8000个周期、7000到17000个周期)。

图7示出根据本文阐述的各种实施例的环路增益校准系统700的示例性方块图。在本实施例中，电路110是德尔塔西格玛(δσ)tdc。δσtdc是一种负反馈控制系统，其接收信号作为输入，并输出这些信号之间的任何相位差的数字表示(例如，逻辑“0”或“1”)。环路增益校准系统700是利用环路增益检测器200的一阶负反馈系统的实例。

在图7所示的实施例中，环路增益校准系统700包括δσtdc710、环路增益检测器720及可选的校准控制器730。环路增益检测器720检测并相应地调整δσtdc710的环路增益。校准控制器730通过图8中所示的粗调832、粗锁定(coarselock)834、细调836及细锁定(finelock)838来提供环路增益的额外改善，其中在图9中更详细地阐述粗调832、粗锁定834、细调836及细锁定838中的每一者。δσtdc710包括多路复用器714、pd704、cp706、滤波器(电容器)708、电压受控延迟线(voltagecontrolleddelayline，vcdl)718、反相器716及tdc712。多路复用器714接收具有各种时钟偏移δθ的参考频率信号fref。在一些实施例中，多路复用器714在多路复用器714的第一输入处接收第一时钟偏移信号fref-δθ，且在多路复用器714的第二输入处接收第二时钟偏移信号fref+δθ。多路复用器714基于被反馈到多路复用器714的tdc712的输出信号tdcout被触发。多路复用器714的输出是第一时钟偏移信号fref–δθ、或者是第二时钟偏移信号fref+δθ，此取决于tdc712的输出信号tdcout。

相位检测器704检测参考信号fref与多路复用器714的输出之间的相位误差δθ。相位误差δθ然后被提供到cp706。cp706基于相位误差δθ产生电流icp，且然后将电流icp提供到电容器708。cp706及电容器708执行积分功能，以将相位误差δθ转换成与相位误差δθ成比例的调谐电压(tuningvoltage)δv。调谐电压可由以下表达式表示：

其中c是电容器708的电容。调谐电压δv被提供到vcdl718的第一输入。vcdl718的第二输入是参考电压fref。vcdl718基于vcdl718输入相位领先于参考信号fref的相位多少来确定斜率kvcdl。斜率kvcdl也反映vcdl718的输入级数(numberofinputstages)。在一些实施例中，确定斜率kvcdl以确保调谐电压δv领先于参考信号fref，从而为vcdl718时序延迟δt保留足够的时序裕量(timingmargin)。vcdl718输出作为tdc712的输入的时序延迟δt。时序延迟δt可由以下表达式表示：

δt＝δvkvcdl(8)

vcdl718转变参考信号fref与时序延迟δt之间的电压变化。kvcdl是时序延迟δt及调谐电压δv的斜率，其对任何变化都非常敏感。环路增益检测器720可监测并测量斜率kvcdl。在各种实施例中，取决于vcdl710的结构，时序延迟δt可与调谐电压δv的大小成比例或成反比。

vcdl718的时序延迟输出δt作为第一输入被提供到tdc712及环路增益检测器720。在一些实施例中，tdc712可以是一位的(one-bit)。从反相器716输出的反相参考信号-fref作为第二输入被提供到tdc712。tdc712在时域中像比较器一样发挥作用，并且比较时序延迟δt与反相参考信号-fref之间的时序差。在一些实施例中，tdc712包括d触发器(dflip-flop)，其中时序延迟δt被输入到触发器的d输入，并且反相参考信号-fref被输入到触发器的时钟输入。在本实施例中，tdc712检测参考信号fref与时序延迟δt之间的任何早期或晚期信息。在一些实施例中，当时序延迟δt领先于反相参考信号-fref时，tdc712的输出为逻辑高。当时序延迟δt滞后于反相参考信号-fref时，所述输出为逻辑低。

在理想条件下，如果δσtdc710的环路增益约等于1，那么以下表达式为真：

所述表达式可被简化为以下：

图8示出根据本文阐述的各种实施例的校准控制器730的各种调谐(例如，粗调832、粗锁定834、细调836及细锁定838)的示例性流程图800。

图9示出根据本文阐述的各种实施例的环路增益调谐的示例性曲线图900。曲线图900的x轴表示大约为1的目标环路增益。曲线图900的y轴代表δσtdc710的实际环路增益。粗调832及粗锁定834操作发生在曲线图900中所示的时间点①到④期间。细调836及细锁定838发生在曲线图900中所示的时间点⑤期间。在粗调832期间，校准控制器730内的特定粗调码(coarsetuningcode)控制环路滤波器电容器值(例如，电容器708)。在细调836期间，校准控制器730内的特定细调码(finetuningcode)控制cp706的电荷泵电流icp。

图10示出根据本文阐述的各种实施例，与图9的曲线图900对应的校准控制器730的操作的示例性流程图1000。校准控制器730用于调整斜率kvcdl，使其尽可能接近由方程式(10)表达的条件。举例来说，如果比较器输出(例如，com_out)为逻辑高，那么校准控制器将调整粗调/细调以降低环路增益。如果比较器输出为逻辑低，那么校准控制器将调整粗调/细调以增加环路增益。最初，在曲线图900的时间点①处，细调可被设置为初始细调值，此继而设置cp706的电流(例如，步骤1002)。在曲线图900的时间点②处粗调可被设置为初始粗调值，此继而设置电容器708的值。在曲线图900的各个时间点③到④期间，对电容器708的各种电容值的粗调可通过增加及减少来连续调整，以努力实现方程式(10)(例如，步骤1006、1008、1010)。这些调整是基于环路增益检测器720内的比较器的输出。当电容器708的输出改变几次时，环路增益便接近方程式(10)的目标条件，并且粗调码(coarsecode)被锁定(例如，步骤1012)。然后开始细调(例如，步骤1014)。通过细调，cp706的电流被修改，直到实现方程式(10)的条件(例如，步骤1016、1018、1020、1022)。一旦实现了方程式(10)的条件，便将细调码锁定(例如，步骤1026)。

图11示出根据本文阐述的各种实施例的多级环路增益校准系统1100的示例性方块图。多级环路增益校准系统1100包括第一δσtdc1110、第二δσtdc1120、第三δσtdc1130及系统控制器1140。第一δσtdc1110包括pd1111、cp1112、s/h组件1113、比较器1114、vcdl1115、tdc1116及电容器1117。第二δσtdc1120包括pd1121、cp1122、s/h组件1123、比较器1124、vcdl1125、tdc1126及电容器1127。第三δσtdc1130包括pd1131、cp1132、s/h组件1133、比较器1134、vcdl1135、tdc1136及电容器1137。在本实施例中，第二δσtdc1120的组件可用于校准第一δσtdc1110。换句话说，第二δσtdc1120的一些组件形成第一δσtdc1110的环路增益检测器。更具体来说，来自vcdl1115的输出被提供到第二δσtdc1120作为输入(例如，到pd1121的输入信号fd)。pd1121、cp1122、s/h组件1123、电容器1127及比较器1124形成环路增益检测器，并用于校准第一δσtdc1110。

类似地，第三δσtdc1130可用于第二δσtdc1120。换句话说，第三δσtdc1130的一些组件形成第二δσtdc1120的环路增益检测器。更具体来说，来自vcdl1125的输出被提供到第三δσtdc1130作为输入(例如，到pd1131的输入信号fd)。pd1131、cp1132、s/h组件1133、电容器1137、以及比较器1134向第二δσtdc1120提供校准。因为图11中所示的实施例是三级多级系统(three-stagemulti-stagesystem)，所以不存在额外的δσtdc来提供对第三δσtdc1130的校准。相反，系统控制器1140通过软件码提供所述校准。使用多级δσtdc作为环路增益检测器可减少总芯片空间，因为除了用于其预期目的之外，所述组件还可再次用于校准。除了节省芯片空间之外，整体用电量也更低。应注意，虽然图11阐述了三个级，但此阐述是为了便于理解。任意数量的级可如图11所示耦合在一起以实现多级校准。

图12示出根据本文阐述的各种实施例的用于环路增益检测及自动校准的工艺流程图1200。相位检测器电路检测参考信号与输入信号之间的时钟偏移(例如，步骤1210)。电荷泵电路将时钟偏移转变成电压(例如，步骤1220)。采样及保持电路在第一时间对电压进行采样(例如，步骤1230)。采样及保持电路保持所采样的电压直到第二时间(例如，步骤1240)。比较器基于所述所采样的电压及所述电压来检测与输入信号相关联的环路增益(例如，步骤1250)。比较器输出环路增益信号以调整输入信号(例如，步骤1260)。控制器产生多个控制信号，用于自动控制相位检测器、比较器及采样及保持电路的操作(例如，步骤1270)。

使用如在本文中阐述的各种电路及配置可提供许多优点。举例来说，使用本文中阐述的环路增益检测器可提供对斜率kvcdl的自动检测及恰当的增益调整，以实现大约为1的理想环路增益。使用具有耦合在一起的两个或更多个环路增益检测器的多级校准系统可降低环路增益检测器的总功耗，并减少环路增益检测器占用的总芯片面积。

在一个实施例中，一种用于环路增益的自动检测及校准的装置包括第一相位检测器、电荷泵电路、采样及保持电路、比较器及控制器。所述第一相位检测器被配置成检测参考信号与输入信号之间的时钟偏移。所述电荷泵电路被配置成将所述时钟偏移转变成电压。采样及保持电路被配置成在第一时间对所述电压进行采样，并保持所采样的所述电压直到第二时间。所述比较器被配置成：(i)在所述第二时间基于所采样的所述电压及所述电压检测与所述输入信号相关联的环路增益，以及(ii)输出用于调整所述输入信号的环路增益信号。所述控制器耦合到相位检测器、所述比较器及所述采样及保持电路。所述控制器被配置成产生多个控制信号，用于自动控制所述相位检测器、所述比较器及所述采样及保持电路的操作。

在相关实施例中，所述参考信号包括多个周期，并且所述多个控制信号包括：采样及保持电路控制信号，被配置成在所述多个周期中的第一周期期间操作所述采样及保持电路；第一相位检测器控制信号，被配置成在所述多个周期的第二周期及第三周期期间操作所述第一相位检测器；第二相位检测器控制信号，被配置成在所述多个周期的第四周期期间操作第二相位检测器；以及比较器控制信号，被配置成在所述多个周期的第五周期期间操作所述比较器。

在相关实施例中，所述控制器还被配置成基于所述环路增益自动调整所述多个控制信号中的一个或多个控制信号。

在相关实施例中，所述的装置还包括耦合在所述采样及保持电路与所述电荷泵电路之间的电容器，其中所述电压穿过所述电容器。

在相关实施例中，所述电荷泵电路包括：第一开关，被配置成基于检测到所述时钟偏移而闭合；以及第二开关，被配置成基于检测到恒定时钟偏移而闭合。

在相关实施例中，(i)闭合所述第一开关会对所述电容器充电并增加所述电压，(ii)闭合所述第二开关会使所述电容器放电并降低所述电压，以及(iii)同时闭合所述第一开关及所述第二开关两者会保持所述电容器的电荷并保持所述电压。

在相关实施例中，所述的装置还包括被配置成检测所述恒定时钟偏移的第二相位检测器，所述控制器被耦合到所述第二相位检测器。

在相关实施例中，所述时钟偏移指示(i)所述参考信号领先于所述输入信号，或者(ii)所述参考信号滞后于所述输入信号。

在另一实施例中，一种用于环路增益的自动检测及校准的系统包括第一δσ时间-数字转换器(δσtdc)及第一环路增益检测器。所述第一δσ时间-数字转换器被配置成接收参考信号。所述第一环路增益检测器耦合到所述第一δσ时间-数字转换器，并被配置成检测所述第一δσ时间-数字转换器的环路增益。所述第一环路增益检测器包括第一相位检测器、电荷泵电路、采样及保持电路、比较器以及控制器。所述第一相位检测器被配置成检测所述参考信号与由所述第一δσ时间-数字转换器产生的时序延迟信号之间的时钟偏移。所述电荷泵电路被配置成将所述时钟偏移转变成电压。所述采样及保持电路被配置成在第一时间对所述电压进行采样，并保持所采样的所述电压直到第二时间。所述比较器被配置成：(i)基于所采样的所述电压及所述电压检测所述第一δσ时间-数字转换器的所述环路增益，以及(ii)向所述第一δσ时间-数字转换器提供环路增益信号，用于调整所述时序延迟信号。所述控制器耦合到第一相位检测器、所述比较器及所述采样及保持电路，并被配置成产生多个控制信号，用于自动控制所述第一相位检测器、所述比较器及所述采样及保持电路的操作。

在相关实施例中，耦合在一起的所述第一δσ时间-数字转换器与所述第一环路增益检测器形成一阶负反馈环路。

在相关实施例中，所述参考信号包括多个周期，并且所述多个控制信号包括：采样及保持电路控制信号，被配置成在所述多个周期的第一周期期间操作所述采样及保持电路；第一相位检测器控制信号，被配置成在所述多个周期的第二周期及第三周期期间操作所述第一相位检测器；第二相位检测器控制信号，被配置成在所述多个周期的第四周期期间操作第二相位检测器；以及比较器控制信号，被配置成在所述多个周期的第五周期期间操作所述比较器。

在相关实施例中，所述控制器还被配置成基于所述环路增益自动调整所述多个控制信号中的一个或多个控制信号。

在相关实施例中，所述第一环路增益检测器还包括耦合在所述采样及保持电路与所述电荷泵电路之间的电容器，其中所述电压穿过所述电容器。

在相关实施例中，所述电荷泵电路包括：第一开关，被配置成基于检测到所述时钟偏移而闭合；以及第二开关，被配置成基于检测到恒定时钟偏移而闭合。

在相关实施例中，(i)闭合所述第一开关会对所述电容器充电并增加所述电压，(ii)闭合所述第二开关会使所述电容器放电并降低所述电压，以及(iii)同时闭合所述第一开关及所述第二开关两者会保持所述电容器的电荷并保持所述电压。

在相关实施例中，所述第一环路增益检测器还包括被配置成检测所述恒定时钟偏移的第二相位检测器，所述控制器被耦合到所述第二相位检测器。

在相关实施例中，所述时钟偏移指示(i)所述参考信号领先于所述时序延迟信号，或者(ii)所述参考信号滞后于所述时序延迟信号。

在相关实施例中，所述的系统还包括第二δσ时间-数字转换器，所述第二δσ时间-数字转换器包括所述第一相位检测器、所述电荷泵电路、采样及保持组件以及所述比较器。

在相关实施例中，所述的系统还包括耦合在所述第一环路增益检测器与所述第一δσ时间-数字转换器之间的校准电路，其中所述校准电路被配置成提供以下中的至少一者：(i)对所述电荷泵电路的电流进行粗调或(ii)对所述第一δσ时间-数字转换器的电容器进行细调。

一种用于环路增益的自动检测及校准的方法包括由相位检测器检测参考信号与输入信号之间的时钟偏移。电荷泵电路将所述时钟偏移转变成电压。采样及保持电路在第一时间对所述电压进行采样。采样及保持电路保持所采样的所述电压直到第二时间。比较器基于所采样的所述电压及所述电压检测与所述输入信号相关联的所述环路增益。所述比较器输出用于调整所述输入信号的环路增益信号。控制器产生多个控制信号，用于自动控制相位检测器、所述比较器及所述采样及保持电路的操作。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。