数模转换器装置和数模转换方法与流程

本发明涉及数模转换器(digitaltoanalogconverter，dac)领域，更具体地，涉及适用于高速应用的dac装置和数模转换方法。

背景技术：

为了在第二奈奎斯特区(2^ndnyquistzone)中合成输出信号，提供了混合(mixing)数模转换器(digitaltoanalogconverter，dac)，以使模拟输出信号在正值和负值之间切换(toggled)。但是，随着需要由dac处理的数据变得越来越快，混合dac的设计将变得更加困难。

技术实现要素：

因此，本发明的目的是提供一种dac装置，以解决上述问题。

根据本发明的一个实施例，公开了一种dac装置，该dac装置包括正dac、负dac和输出电路。正dac被配置为基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号，其中，第一模拟信号包括第一脉冲信号和数字输入信号的卷积结果。负dac被配置为基于具有负阶跃函数的第二脉冲信号对数字输入信号执行数模转换操作，以生成第二模拟信号，其中第二模拟信号包括第二脉冲信号和数字输入信号的卷积结果。输出电路被配置为根据第一模拟信号和第二模拟信号生成输出模拟信号。

根据本发明的另一个实施例，公开了一种dac装置，该dac装置包括第一dac、延迟和乘法器电路、第二dac和输出电路。第一dac被配置为对数字输入信号执行数模转换操作以生成第一模拟信号。延迟和乘法器电路被配置为将数字输入信号延迟并乘以特定数字，以生成延迟且互补的数字信号。在本发明的一个实施例中，该特定数字是-1。第二dac被配置为对延迟且互补的数字信号执行数模转换操作以生成第二模拟信号。输出电路被配置为组合第一模拟信号的一半和第二模拟信号的一半以生成输出模拟信号。

根据本发明的另一实施例，公开了一种数模转换方法，其包括以下步骤：基于具有正阶跃函数的第一脉冲信号对数字输入信号执行数模转换操作，以生成第一模拟信号；基于具有负阶跃函数的第二脉冲信号对所述数字输入信号执行数模转换操作，以生成第二模拟信号；以及根据所述第一模拟信号和所述第二模拟信号生成输出模拟信号。

根据本发明的dac装置和数模转换方法，能够适用于dac处理的数据变得更快的情景，适用于高速应用。

在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑对于本领域普通技术人员将变得显而易见。

附图说明

附图被包括进来以提供对本发明的进一步理解，附图被结合在本说明书中并构成本说明书的一部分。附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。在附图中：

图1是例示根据本发明的一个实施例的dac装置的示意图。

图2示出了图1所示的dac装置的详细操作。

图3是示出根据本发明的一个实施例的dac装置的示意图。

图4是根据本发明一个实施例的数模转换方法的流程图。

具体实施方式

在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应可理解，电子设备制造商可以会用不同的名词来称呼同一组件。本说明书及权利要求并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及权利要求当中所提及的“包括”是开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。

图1是例示根据本发明的一个实施例的dac装置100的示意图。如图1所示，dac装置100包括正dac110、负dac120和输出电路130。在dac装置100的操作中，正dac110对数字输入信号x[n]执行数模转换操作以生成第一模拟信号v1，负dac120对数字输入信号x[n]执行数模转换操作以生成第二模拟信号v2，输出电路130根据第一模拟信号v1和第二模拟信号v2生成输出模拟信号vout。

具体地，参照图2，图2示出了图1所示的dac装置100的详细操作。其中数字输入信号x[n]具有周期ts，正dac110基于第一脉冲信号对数字输入信号x[n]执行数模转换操作，其中，第一脉冲信号的周期等于数字输入信号x[n]的周期ts，第一脉冲信号的前半部分为正值(例如，图2中所示的“+1”，正阶跃函数)，第一脉冲信号的后半部分为零。另外，负dac120基于第二脉冲信号对数字输入信号x[n]执行数模转换操作，其中第二脉冲信号的周期等于数字输入信号x[n]的周期ts，第二脉冲信号的前半部分为零，第二脉冲信号的后半部分为负值(例如，图2所示的“-1”，负阶跃函数)。在该实施例中，由正dac110生成的第一模拟信号v1可以被视为数字输入信号x[n]和第一脉冲信号的卷积计算(convolutioncalculation)结果，由负dac120生成的第二模拟信号v2可以看作是数字输入信号x[n]和第二脉冲信号的卷积计算结果。另外，输出电路130可以组合第一模拟信号v1的周期的前半部分和第二模拟信号v2的周期的后半部分，以生成输出模拟信号vout，其中输出模拟信号vout的正部分由第一模拟信号v1提供，输出模拟信号vout的负部分由第二模拟信号v2提供。

在图1和图2所示的实施例中，由于dac装置100生成在正值和负值之间切换的输出模拟信号vout，因此保持形状(holdingshape)的陷波频率点(notchfrequencypoint)将被改变且有利于第二奈奎斯特区的操作，并且输出模拟信号vout更适合于接下来的信号处理步骤。另外，通过正dac110使用周期的前半部分为正值且周期后半部分为零的第一脉冲信号，以及通过负dac120使用周期的前半部分为零值且周期的后半部分为负值的第二脉冲信号，正dac110和负dac120具有更多的建立时间(settlingtime)，以分别提供稳定的第一模拟信号v1和第二模拟信号v2。因此，dac装置100适合于高速应用。

图3是示出根据本发明的一个实施例的dac装置300的示意图。如图3所示，dac装置300包括延迟和乘法器电路302、第一dac310、第二dac320、第一开关332、第二开关334、控制信号生成器336和组合器338。在此实施例中，第一dac310对应于图1所示的正dac110，延迟和乘法器电路302和第二dac320对应于负dac120，第一开关332、第二开关334、控制信号生成器336和组合器338可以对应于输出电路130。

在dac装置300的操作中，第一dac310对数字输入信号x[n]进行数模转换操作，以生成第一模拟信号v1。延迟和乘法器电路302延迟数字输入信号x[n]和生成延迟后数字输入信号x[n]的互补(例如，将数字输入信号x[n]乘以“-1”，正值变为负值，或者负值变为正值)，以生成数字信号x'[n]，其中延迟和乘法器电路302的延迟量是数字输入信号的周期的一半(即，延迟量等于(ts/2))。然后，第二dac320对数字信号x'[n]执行数模转换操作，以生成第二模拟信号v2。在该实施例中，第一dac310和第二dac320可以具有相同的电路结构。

控制信号生成器336被配置为生成第一控制信号vcl和第二控制信号vc2以分别控制第一开关332和第二开关334。在一个实施例中，控制信号生成器336可基于时钟信号clk生成第一控制信号vc1和第二控制信号vc2，第一控制信号vc1可等于时钟信号clk，第二控制信号vc2可以是通过将时钟信号clk延迟180度而生成的另一时钟信号，即第一控制信号vc1与第二控制信号vc2之间的相位差为180度。接着，第一开关332由第一控制信号vc1控制，以输出第一模拟信号v1的一半周期至组合器338，第二开关334由第二控制信号vc2控制，以输出第二模拟信号v2的一半周期至组合器338，并且组合器338将第一模拟信号v1的一半周期和第二模拟信号v2的一半周期组合以生成输出模拟信号vout。

图4是根据本发明一个实施例的数模转换方法的流程图。参考图1至图4及以上实施例，流程描述如下。

步骤400：流程开始。

步骤402：基于具有正阶跃函数的第一脉冲信号，对数字输入信号执行数模转换，以生成第一模拟信号，其中，第一模拟信号包括第一脉冲信号和数字输入信号的卷积结果。

步骤404：基于具有负阶跃函数的第二脉冲信号，对数字输入信号执行数模转换，以生成第二模拟信号，其中第二模拟信号包括第二脉冲信号和数字输入信号的卷积结果。

步骤406：根据第一模拟信号和第二模拟信号生成输出模拟信号。

本领域技术人员将容易理解，在保持本发明的教导的同时，可以对装置和方法进行多种修改和变更。因此，以上公开内容应被解释为仅由所附权利要求的界限来限定。