滤波器模块的制作方法

本发明涉及滤波器模块。

背景技术：

在第5代移动通信系统(5g)中，例如规定了频率为3.3ghz以上且4.2ghz以下的频段n77、频率为3.3ghz以上且3.8ghz以下的频段n78、频率为4.4ghz以上且5.0ghz以下的频段n79等。作为在这些频带中使用的带通滤波器，例如研究了将电感器和电容器的并联谐振电路配置多个的滤波器元件(例如，专利文献1)。该滤波器元件实现为如下的层叠型高频滤波器，即，在多个绝缘体层分别形成给定的导体图案，通过过孔导体将形成于不同的绝缘体层的导体图案彼此进行了连接。

在先技术文献

专利文献

专利文献1：国际公开第2011/114851号

滤波器元件例如与高频开关、低噪声放大器等一起安装于公共的模块基板。安装于模块基板的这些电路部件被屏蔽构件电磁屏蔽。本申请的发明人发现，在安装于模块基板并通过屏蔽构件进行了电磁屏蔽的状态下，滤波器元件的特性有时会偏离滤波器元件单体的特性。若滤波器元件的特性偏离，则有时无法得到作为目标的滤波器特性。

技术实现要素：

发明要解决的课题

本发明的目的在于，提供一种能够在将滤波器元件安装于模块基板并通过屏蔽构件进行了电磁屏蔽的状态下获得作为目标的滤波器特性的滤波器模块。

用于解决课题的手段

根据本发明的一个观点，提供一种如下的滤波器模块，具有：

模块基板；

滤波器元件，具备彼此朝向相反方向的底面以及上表面、彼此朝向相反方向的第1侧面以及第2侧面，在所述底面形成有接地端子、第1信号端子、第2信号端子，以使所述底面与所述模块基板对置的姿势安装于所述模块基板；和

屏蔽构件，具备与所述第1侧面以及所述第2侧面分别对置的第1侧壁部分以及第2侧壁部分，覆盖所述滤波器元件，

所述滤波器元件在内部包含多个并联谐振电路，该多个并联谐振电路分别包含相互被并联连接的电感器和电容器，

所述多个并联谐振电路的电感器在与所述第1侧面以及所述底面双方平行的方向上排列，

所述多个并联谐振电路的电感器分别从与所述接地端子电连接的接地侧的端部朝向上方延伸，进而在从所述第1侧面朝向所述第2侧面的方向上延伸，进而在朝向所述底面的方向上延伸，

所述多个并联谐振电路中的一个并联谐振电路的电感器的与接地侧的端部相反侧的信号侧的端部电连接于所述第1信号端子，另一个并联谐振电路的电感器的与接地侧的端部相反侧的信号侧的端部电连接于所述第2信号端子，

所述第1侧面和所述第1侧壁部分的间隔比所述第2侧面和所述第2侧壁部分的间隔窄。

根据本发明的另一个观点，得到一种如下的滤波器模块，具有：

模块基板；

滤波器元件，具备彼此朝向相反方向的底面以及上表面、彼此朝向相反方向的第1侧面以及第2侧面，在所述底面形成有接地端子、第1信号端子、第2信号端子，以使所述底面与所述模块基板对置的姿势安装于所述模块基板；和

屏蔽构件，具备与所述第1侧面以及所述第2侧面分别对置的第1侧壁部分以及第2侧壁部分，覆盖所述滤波器元件，

所述滤波器元件在内部包含多个并联谐振电路，该多个并联谐振电路分别包含相互被并联连接的电感器和电容器，

所述多个并联谐振电路在与所述第1侧面以及所述底面双方平行的方向上排列，

所述多个并联谐振电路的电感器分别从与所述接地端子电连接的接地侧的端部朝向上方延伸，进而在从所述第1侧面朝向所述第2侧面的方向上延伸，进而在朝向所述底面的方向上延伸，

所述多个并联谐振电路中的一个并联谐振电路的电感器的与接地侧的端部相反侧的信号侧的端部电连接于所述第1信号端子，另一个并联谐振电路的电感器的与接地侧的端部相反侧的信号侧的端部电连接于所述第2信号端子，

所述第2侧面和所述第2侧壁部分的间隔比所述第1侧面和所述第1侧壁部分的间隔窄且为0.5mm以上。

发明效果

通过将滤波器元件和屏蔽构件的位置关系设为上述那样，从而能够得到作为目标的滤波器特性。

附图说明

图1是基于实施例的安装于滤波器模块的滤波器元件的等效电路图。

图2是基于第1实施例的滤波器元件的分解立体图。

图3a、图3b、以及图3c分别是基于第1实施例的滤波器元件的俯视图、主视图、以及底视图。

图4是基于第1实施例的滤波器模块的框图。

图5a以及图5b分别是基于实施例的滤波器模块的立体图以及剖视图。

图6是示出由滤波器元件以及低噪声放大器构成的电路的通过系数s21的实测结果的曲线图。

图7a是示出滤波器元件和屏蔽构件的位置关系的示意图，图7b是示出由滤波器元件和低噪声放大器(图4)构成的电路的通过系数s21的模拟结果的曲线图。

图8a是示出滤波器元件和屏蔽构件的位置关系的示意图，图8b是示出由滤波器元件和低噪声放大器(图4)构成的电路的通过系数s21的模拟结果的曲线图。

图9a是滤波器元件的等效电路图，图9b是示出图9a所示的等效电路图的从第1信号端子到第2信号端子的通过系数s21的计算结果的曲线图。

图10a是滤波器元件的等效电路图，图10b是示出图10a所示的等效电路图的从第1信号端子到第2信号端子的通过系数s21的计算结果的曲线图。

图11a以及图11b是示出使用电磁场模拟器对滤波器元件的从第1信号端子t1到第2信号端子t2(图1、图2)的通过系数s21进行了模拟的结果的曲线图。

图12是基于第2实施例的滤波器模块的剖视图。

图13a以及图13b是示出使用电磁场模拟器对滤波器元件的从第1信号端子t1至第2信号端子t2(图1、图2)的通过系数s21进行了模拟的结果的曲线图。

附图标记说明

20滤波器元件；

21、22、23、24并联谐振电路；

25第1侧面；

26第2侧面；

27底面；

28上表面；

30滤波器元件；

35、36高频开关；

37、38低噪声放大器；

41、42天线端子；

45、46输出端子；

50滤波器模块；

51模块基板；

52接地平面；

54区域；

55屏蔽构件；

55a第1侧壁部分；

55b第2侧壁部分；

100、100a、100b、……100m电介质层；

101a、101b、101c导体图案；

101d由导体图案构成的接地导体；

101e、101f、……101m导体图案；

102a、102b、……102n过孔导体；

c1、c2、……c7电容器；

l1、l2、……l5电感器；

t1第1信号端子；

t2第2信号端子；

tg接地端子。

具体实施方式

[第1实施例]

参照图1至图11b的附图对基于第1实施例的滤波器模块进行说明。

图1是基于第1实施例的安装于滤波器模块的滤波器元件20的等效电路图。滤波器元件20包含第1级至第4级的4个并联谐振电路21、22、23、24。第1级的并联谐振电路21包含被并联连接的电感器l1和电容器c1。第2级的并联谐振电路22包含被并联连接的电感器l2和电容器c2。第3级的并联谐振电路23包含被并联连接的电感器l4和电容器c4。第4级并联谐振电路24包含被并联连接的电感器l5和电容器c5。滤波器元件20例如为5g的频段n77用的带通滤波器。

4个并联谐振电路21、22、23、24各自的一个端子(以下，称为接地侧的端子)经由公共的电感器l3连接于接地端子tg。将并联谐振电路21、22、23、24各自的与接地侧的端子相反侧的端子称为信号侧的端子。第1级的并联谐振电路21的信号侧的端子与第1信号端子t1连接。在第1级的并联谐振电路21的信号侧的端子与第2级的并联谐振电路22的信号侧的端子之间连接有电容器c3。第4级的并联谐振电路24的信号侧的端子与第2信号端子t2连接。在第3级的并联谐振电路24的信号侧的端子与第4级的并联谐振电路24的信号侧的端子之间连接有电容器c6。在第1信号端子t1与第2信号端子t2之间连接有电容器c7。电容器c7由被串联连接的两个电容器构成。4个并联谐振电路21、22、23、24的电感器l1、l2、l3、l4相互感应耦合。

图2是基于第1实施例的滤波器元件的分解立体图。图3a、图3b、以及图3c分别是基于第1实施例的滤波器元件的俯视图、主视图、以及底视图。

滤波器元件20具有长方体状的外形。俯视下的形状为长方形，例如长边的长度为短边的长度的约2倍。滤波器元件20例如被表面安装于模块基板。将与模块基板对置的面称为底面27，将朝向与底面27相反方向的面称为上表面28。此外，将彼此朝向相反方向的两个侧面分别称为第1侧面25、第2侧面26。第1侧面25以及第2侧面26将底面27以及上表面28的长边彼此连接。将从底面27朝向上表面28的方向称为高度方向。

从底面27起在高度方向上依次层叠有13片的电介质层100a、100b、……100m。在不区分多个电介质层100a、100b、……100m的情况下，简单记载为电介质层100。在这些电介质层100，例如使用低温同时烧成陶瓷(ltcc)。另外，作为电介质层100，除了ltcc基板之外，还可以使用玻璃基板、环氧树脂、液晶聚合物等的电介质基板。

在几个电介质层100形成有至少一个导体图案。过孔导体将不同的电介质层100的导体图案彼此连接。

在最下方的电介质层100a的朝向外侧的面(底面27)形成有由导体图案构成的第1信号端子t1、接地端子tg、以及第2信号端子t2。在第3层的电介质层100c形成有3个导体图案101a、101b、101c。在第4层的电介质层100d形成有由导体图案构成的接地导体101d。两个导体图案101a、101c分别作为电容器c1、c4的一个电极发挥功能。配置在第3层的电介质层100c的两个导体图案101a、101c分别夹着电介质层与接地导体101d对置，从而构成电容器c1、c4。

作为电容器c1、c4的一个电极发挥功能的两个导体图案101a、101c分别经由过孔导体102a、102d连接于第1信号端子t1以及第2信号端子t2。接地导体101d经由过孔导体102e、102f、配置在第3层的电介质层100c的导体图案101b、以及过孔导体102b、102c连接于接地端子tg。过孔导体102b、102c、102e、102f所具有的寄生电感表示为电感器l3(图1)。

在第5层的电介质层100e形成有两个导体图案101e、101f。两个导体图案101e、101f分别作为电容器c2、c5的一个电极发挥功能。两个导体图案101e、101f分别夹着电介质层与接地导体101d对置，从而构成电容器c2、c5。

在第6层的电介质层100f形成有两个导体图案101g、101h。两个导体图案101g、101h分别夹着电介质层与其下方的两个导体图案101e、101f对置，从而构成电容器c3、c6。

在第7层的电介质层100g配置有一个导体图案101i。配置在第6层的电介质层100f的两个导体图案101g、101h分别夹着电介质层与导体图案101i对置，从而构成被串联连接的两个电容器c7。

在第10层的电介质层100j配置有4个导体图案101j、101k、101l、101m。在第11层的电介质层100k以及第12层的电介质层100l分别也配置有同一形状的4个导体图案101j、101k、101l、101m。分别配置在3个电介质层100j、100k、100l的3个导体图案101j在俯视下重叠。关于导体图案101k、101l、101m也是同样的。

过孔导体102g将接地导体101d、和3个导体图案101j的第1侧面25侧的端部附近进行连接。过孔导体102h将3个导体图案101j的第2侧面26侧的端部附近、和导体图案101a进行连接。过孔导体102h在中间部分还与导体图案101g连接。由过孔导体102g、导体图案101j、以及过孔导体102h构成电感器l1。即，电感器l1在从与接地导体101d连接的接地侧的端部朝向上方延伸之后，在电介质层100的短边方向上从第1侧面25朝向第2侧面26延伸，进而在朝向底面27的方向上延伸。电感器l1的与接地侧的端部相反侧的端部(信号侧的端部)连接于导体图案101a。

电感器l2由从接地导体101d朝向上方延伸的过孔导体102i、从过孔导体102i起在电介质层100的短边方向上从第1侧面25朝向第2侧面26延伸的导体图案101k、以及从导体图案101k起在朝向底面27的方向上延伸的过孔导体102j构成。电感器l3由从接地导体101d朝向上方延伸的过孔导体102k、从过孔导体102k起在电介质层100的短边方向上从第1侧面25朝向第2侧面26延伸的导体图案101l、以及从导体图案101l起在朝向底面27的方向上延伸的过孔导体102l构成。电感器l4由从接地导体101d朝向上方延伸的过孔导体102m、从过孔导体102m起在电介质层100的短边方向上从第1侧面25朝向第2侧面26延伸的导体图案101m、以及从导体图案101m起在朝向底面27的方向上延伸的过孔导体102n构成。

电感器l1、l2、l3、l4在与第1侧面25以及底面27双方平行的方向、即电介质层100的长边方向上排列配置。将电感器l1、l2、l3、l4排列的方向称为排列方向。在电感器l1、l2、l3、l4的任一者中，与接地导体101d连接的一方的过孔导体102g、102i、102k、102m均配置在比另一方的过孔导体102h、102j、102l、102n更靠近第1侧面25的一侧。

作为一例，滤波器元件20的长边方向以及短边方向的尺寸lx、ly(图3a)分别为1.6mm以及0.8mm。第1侧面25和接地导体101d的间隔gy1(图3a)为0.075mm。第2侧面26和接地导体101d的间隔gy2(图3a)也为0.075mm。

图4是基于第1实施例的滤波器模块50的框图。滤波器模块50具有两个天线端子41、42、以及两个输出端子45、46。两个天线端子41、42经由高频开关35连接于两个滤波器元件20、30。一个滤波器元件20是使5g的频段n77的频带的信号通过的带通滤波器，另一个滤波器元件30是使5g的频段n79的频带的信号通过的带通滤波器。

通过了滤波器元件20、30的信号分别输入到低噪声放大器37、38。被低噪声放大器37、38放大后的信号经由高频开关36从输出端子45、46输出到外部。

图5a以及图5b分别是基于第1实施例的滤波器模块50的立体图以及剖视图。滤波器元件20、30被表面安装于模块基板51的安装面。在模块基板51的安装面，确保了用于安装低噪声放大器37、38(图4)等的区域54。

模块基板51包含配置在其内部的接地平面52。滤波器元件20的接地端子tg与接地平面52电连接。同样地，滤波器元件30的接地端子也与接地平面52电连接。屏蔽构件55对安装于模块基板51的滤波器元件20、30、低噪声放大器37、38(图4)等进行覆盖。屏蔽构件55与接地平面52电连接。屏蔽构件55以及接地平面52对安装于模块基板51的电路部件进行电磁屏蔽。

屏蔽构件55由覆盖对安装于模块基板51的多个电路部件进行密封的密封树脂的表面的金属等的导电膜形成。屏蔽构件55包含：从模块基板51的安装面朝向上方立起的4个侧壁部分、和与模块基板51平行的平板部分。滤波器元件20以其第1侧面25与一个侧壁部分对置的姿势被安装。将与滤波器元件20的第1侧面25对置的侧壁部分称为第1侧壁部分55a。将与第1侧壁部分55a相反侧的侧壁部分称为第2侧壁部分55b。第2侧壁部分55b隔着滤波器元件30、其他电路部件等与滤波器元件20的第2侧面26对置。

滤波器元件20的第1侧面25和屏蔽构件55的第1侧壁部分55a的间隔g1比第2侧面26和第2侧壁部分55b的间隔g2窄。

作为一例，从模块基板51的底面至滤波器元件20的底面的高度h1为0.12mm。滤波器元件20的高度h2为0.325mm。从滤波器元件20的上表面至屏蔽构件55的平板部分的高度h3为0.305mm。

在对第1实施例的优异的效果进行说明之前，关于将滤波器元件20安装于模块基板51并通过屏蔽构件55进行了电磁屏蔽时的课题，参照图6来说明。

图6是示出由滤波器元件20以及低噪声放大器37(图4)构成的电路的通过系数s21的实测结果的曲线图。横轴以单位ghz来表示频率，纵轴以单位“db”来表示通过系数s21。图6的曲线图中的虚线是在未装配屏蔽构件55的状态下测定的结果，实线是在装配了屏蔽构件55的状态下测定的结果。

在任一种情况下，在5g的频段n77的频带即3.2ghz以上且4.2ghz以下的范围内，通过系数s21均变高。此外，在比通带高的5ghz以上且7ghz以下的频带中，若装配屏蔽构件55，则出现了通过系数s21示出极小值的两个衰减极。明确了，若装配屏蔽构件55，则该两个衰减极移动。在图6所示的例子中，可知，若装配屏蔽构件55，则两个极的间隔变宽，在极之间的频带中通过系数s21变大。即，通带以外的衰减带中的衰减特性恶化。

可认为该衰减极的移动起因于，若装配屏蔽构件55，则在滤波器元件20内的多个电感器之间产生经由屏蔽构件55的相互感应所引起的耦合，谐振电路的电路常数会变动。因此，根据电感器和屏蔽构件55的位置关系，衰减极的移动量不同。

其次，参照图7a至图8b的附图，说明使滤波器元件20和屏蔽构件55的位置关系变化并使用电磁场模拟器对通过系数s21的衰减极的变化进行了模拟的结果。

图7a是示出滤波器元件20和屏蔽构件55的位置关系的示意图。在图7a所示的例子中，滤波器元件20的第2侧面26和屏蔽构件55的第2侧壁部分55b的间隔g2比第1侧面25和第1侧壁部分55a的间隔g1窄。该结构在图5a以及图5b中通过在俯视下使滤波器元件20旋转180度而实现。另外，在该情况下，靠近滤波器元件20的一方的侧壁部分成为第2侧壁部分55b，靠近另一滤波器元件30的一方的侧壁部分成为第1侧壁部分55a。

图7b是示出由滤波器元件20和低噪声放大器37(图4)构成的电路的通过系数s21的模拟结果的曲线图。横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图7b的曲线图中的虚线示出未装配屏蔽构件55的状态的通过系数s21，实线示出将滤波器元件20以及屏蔽构件55配置为间隔g2成为0.8mm的状态的通过系数s21。

在未装配屏蔽构件55的情况下，出现一个衰减极，若装配屏蔽构件55，则出现两个衰减极。一个衰减极出现在比未装配屏蔽构件55的情况下的衰减极更靠高频侧，另一个衰减极出现在比未装配屏蔽构件55的情况下的衰减极更靠低频侧。

图8a是示出滤波器元件20和屏蔽构件55的位置关系的示意图。在图8a所示的例子中，滤波器元件20的第1侧面25和屏蔽构件55的第1侧壁部分55a的间隔g1比第2侧面26和第2侧壁部分55b的间隔g2窄。

图8b是示出由滤波器元件20和低噪声放大器37(图4)构成的电路的通过系数s21的模拟结果的曲线图。横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图8b的曲线图中的虚线示出未装配屏蔽构件55的状态的通过系数s21，细实线示出将滤波器元件20和屏蔽构件55配置为间隔g1成为0.6mm的状态的通过系数s21，粗实线示出将滤波器元件20和屏蔽构件55配置为间隔g1成为0.8mm的状态的通过系数s21。

在未配置屏蔽构件55的状态下，出现两个衰减极。若使间隔g1为0.6mm，则衰减极消失，6ghz以及7ghz附近的通过系数s21会变大。若使间隔g1为0.8mm，则衰减极变为一个，6ghz附近的通过系数s21变小。

根据图7a至图8b的附图所示的模拟结果可知，根据屏蔽构件55和滤波器元件20的位置关系，6ghz以及7ghz附近的通过系数s21大幅变化。

其次，参照图9a至图10b的附图，说明通过系数s21根据屏蔽构件55和滤波器元件20的位置关系而变化的理由。

图9a是滤波器元件20的等效电路图。图9b是示出图9a所示的等效电路图的从第1信号端子t1到第2信号端子t2的通过系数s21的计算结果的曲线图。假定电感器l1和l2的互电感m12、以及电感器l4和l5的互电感m45根据滤波器元件20和屏蔽构件55的位置关系而变化。关于互电感m12、m45相对小的情况和相对大的情况这两个情况，计算了通过系数s21。

图9b的横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图9b的曲线图中的虚线示出互电感m12、m45相对小的情况下的计算结果，实线示出互电感m12、m45相对大的情况下的计算结果。

可知，若互电感m12、m45变大，则两个衰减极的间隔变宽。该变动与图7b所示的从无屏蔽构件55的状态变化为有屏蔽构件55的状态时的衰减极的变动类似。因而，可认为配置在滤波器元件20的第2侧面26的附近的屏蔽构件55在增大互电感m12、m45的方向上起作用。

图10a是滤波器元件20的等效电路图。图10b是示出图10a所示的等效电路图的从第1信号端子t1到第2信号端子t2的通过系数s21的计算结果的曲线图。假定电感器l1和l4的互电感m14、以及电感器l2和l5的互电感m25根据滤波器元件20和屏蔽构件55的位置关系而变化。关于互电感m14、m25相对小的情况和相对大的情况这两个情况，计算了通过系数s21。

图10b的横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图10b的曲线图中的实线示出互电感m14、m25相对小的情况下的计算结果，虚线示出互电感m12、m45相对大的情况下的计算结果。

可知，若互电感m14、m25变大，则两个衰减极会消失。该变动与图8b所示的从无屏蔽构件55的状态变化为有屏蔽构件55且间隔g1为0.6mm的状态时的衰减极的变动类似。因而，可认为配置在滤波器元件20的第1侧面25的附近的屏蔽构件55在增大互电感m14、m25的方向上起作用。

其次，参照图11a、图11b，说明使用电磁场模拟器对使间隔g1(图5b)变化时的滤波器元件20的通过系数s21进行了模拟的结果。在该模拟中，使间隔g1比间隔g2(图5b)窄，使间隔g2固定，仅使间隔g1变化。滤波器元件20的通带为相当于g5的频段n77的3.3ghz以上且4.2ghz以下。

图11a以及图11b是示出滤波器元件20的从第1信号端子t1至第2信号端子t2(图1、图2)的通过系数s21的模拟结果的曲线图。横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图11b是放大了图11a的频率轴的从5.5ghz至7.5ghz的范围的图。

在图11b所示的各线示出间隔g1的尺寸。若将屏蔽构件55配置为间隔g1比间隔g2窄，则两个衰减极中的高频侧的衰减极从7ghz向低频侧偏移。此外，低频侧的衰减极向稍高频侧偏移，但未成为6ghz以上。由此，在6ghz以上且6.5ghz以下的频带中，与无屏蔽的情况相比，通过系数s21下降。特别是，通过将间隔g1设定为0.1mm以上且0.3mm以下，从而在6ghz以上且6.5ghz以下的频带中能够使通过系数s21下降至-60db以下。

其次，对第1实施例的优异的效果进行说明。

在第1实施例中，通过将滤波器元件20和屏蔽构件55配置为间隔g1比间隔g2(图5b)窄，从而与无屏蔽的情况相比能够大幅改善6ghz以上且6.5ghz以下的频带中的衰减特性(增大衰减量)。特别是，在6ghz以上且6.5ghz以下的频带中，更低的频带的信号的高次谐波容易作为噪声而叠加。基于第1实施例的滤波器模块50在6ghz以上且6.5ghz以下的频带可能产生大的噪声的环境下使用的情况下，可得到特别显著的效果。通过采用基于第1实施例的结构，从而可得到将5g的频段n77包含于通带并将6ghz以上且6.5ghz以下的范围包含于衰减带的高性能的滤波器元件20。

为使间隔g1比间隔g2窄，优选在滤波器元件20的第1侧面25和与其对置的屏蔽构件55的第1侧壁部分55a之间不安装电路部件。其他滤波器元件30(图5a)、低噪声放大器37、38(图4)等的电路部件配置在第2侧面26和与其对置的屏蔽构件55的第2侧壁部分55b之间为宜。

滤波器元件20的第1侧面25和接地导体101d的间隔gy1(图3a)为0.075mm，因此在间隔g1为0.1mm以上且0.3mm以下时，第1侧壁部分55a和接地导体101d的间隔成为0.175mm以上且0.375mm以下。若关注于滤波器元件20的接地导体101d，则优选将第1侧壁部分55a和接地导体101d的间隔设为0.175mm以上且0.375mm以下。

其次，对第1实施例的变形例进行说明。

用于基于第1实施例的滤波器模块50的滤波器元件20包含4个并联谐振电路21、22、23、24，但并联谐振电路的个数不限于4个。滤波器元件20设为包含多个并联谐振电路的结构为宜。

[第2实施例]

其次，参照图12、图13a以及图13b对基于第2实施例的滤波器模块进行说明。以下，关于与基于第1实施例的滤波器模块共同的结构，省略说明。

图12是基于第2实施例的滤波器模块50的剖视图。在第1实施例中，如图5b所示，使间隔g1比间隔g2窄。相对于此，在第2实施例中，使间隔g2比间隔g1窄。换言之，将滤波器元件20的第2侧面26靠近屏蔽构件55的第2侧壁部分55b而配置，在两者之间不安装电路部件。

图13a以及图13b是示出使用电磁场模拟器对滤波器元件20的从第1信号端子t1至第2信号端子t2(图1、图2)的通过系数s21进行了模拟的结果的曲线图。横轴以单位“ghz”来表示频率，纵轴以单位“db”来表示通过系数s21。图13b是对图13a的频率轴的从5.5ghz至7.5ghz的范围进行了放大的图。

在间隔g2不足0.5mm的情况下，与无屏蔽的情况相比，低频侧的衰减极向低频侧偏移，高频侧的衰减极向高频侧偏移。可认为这是由于，如图9a以及图9b所示，通过配置屏蔽构件55，从而电感器l1和l2之间的互电感m12、以及电感器l4和l5之间的互电感m45增大了。

在间隔g2为0.5mm以上的情况下，即使配置屏蔽构件55，通过系数s21也与无屏蔽的状态时无大的变化。即，通过系数s21实质上不受到屏蔽构件55的影响。在使滤波器元件20的第2侧面26与屏蔽构件55的第2侧壁部分55b对置而使两者靠近的情况下，优选将两者的间隔g2设为0.5mm以上。

其次，对第2实施例的优异的效果进行说明。

在第2实施例中，通过使间隔g2比间隔g1窄且将间隔g2设为0.5mm以上，从而可得到滤波器元件20的通过系数s21不易受到屏蔽构件55的影响的效果。滤波器元件20的第1侧面25和接地导体101d的间隔gy1(图3a)为0.075mm，因此在间隔g2为0.5mm以上时，第2侧壁部分55b和接地导体101d的间隔成为0.575mm以上。若关注于滤波器元件20的接地导体101d，则优选将第2侧壁部分55b和接地导体101d的间隔设为0.575mm以上。

上述的各实施例为例示，能够进行在不同的实施例中示出的结构的部分置换或组合，这是不言而喻的。关于基于多个实施例的同样的结构的同样的作用效果，不在每个实施例中逐次提及。进而，本发明受上述的实施例限制。例如，能够进行各种变更、改良、组合等，这对于本领域技术人员来说是显而易见的。