使用普通振荡器生成温度稳定的时钟的电路和方法与流程

使用普通振荡器生成温度稳定的时钟的电路和方法
1.相关申请的交叉引用
2.本技术要求2020年1月9日提交的美国临时专利申请序列号62/959,074和2020年3月11日提交的美国非临时专利申请序列号16/816,113的优先权，这些专利申请中的每个专利申请的内容的全文以引用方式并入本文。


背景技术：

3.本发明涉及时钟生成。更具体地，本发明涉及用于使用普通振荡器生成温度稳定的时钟的电路和方法。
4.许多电路应用需要时钟电路的稳定频率和低抖动特性。目前满足此类需求所需的温度补偿晶体振荡器(tcxo)和/或恒温晶体振荡器(ocxo)的成本很高。因此，有利的是提供允许用普通晶体振荡器(xo)替换tcxo或ocxo的解决方案。


技术实现要素：

5.根据本发明的一个方面，一种用于生成温度稳定的时钟的电路包括第一晶体振荡器、第二晶体振荡器、用于参考时钟源的输入端、时钟输出端、耦合到该第一晶体振荡器的输出端和该第二晶体振荡器的输出端的第一相位采集电路、耦合到用于该参考时钟源的该输入端和该第二晶体振荡器的输出端的第二相位采集电路、耦合到该第一相位采集电路的输出端的第一数字锁相环路(dpll)、耦合到该第一dpll的输出端的晶体振荡器变化估计器，以及耦合到该第二相位采集电路的输出端的第二dpll，该第二dpll包括：相位-频率检测器，该相位-频率检测器具有耦合到该第二相位采集电路的输出端的第一输入端；环路滤波器；频率减法器，该频率减法器具有耦合到该环路滤波器的输出端的第一输入端和耦合到该晶体振荡器变化估计器的输出端的第二输入端；以及数控振荡器(dco)，该数控振荡器耦合到该频率减法器的输出端，该dco的输出端耦合到该相位-频率检测器的第二输入端并耦合到该时钟输出端。
6.根据本发明的一个方面，该电路还包括合成器，该合成器耦合到该dco的输出端并驱动时钟输出端。
7.根据本发明的一个方面，dco是软件dco。
8.根据本发明的一个方面，第一晶体振荡器和第二晶体振荡器设置在单个包装件中。
9.根据本发明的一个方面，该晶体振荡器变化估计器包括倍增器，该倍增器具有耦合到该第一dpll的该输出端的一个输入端和耦合到存储器的第二输入端，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的多项式系数。
10.根据本发明的一个方面，该存储器是非易失性存储器和一次性可编程存储器中的一者。
11.根据本发明的一个方面，第一晶体振荡器、第二晶体振荡器和存储器设置在单个包装件中。
12.根据本发明的一个方面，该晶体振荡器变化估计器包括倍增器，该倍增器具有耦合到该第一dpll的该输出端的一个输入端和耦合到存储器的第二输入端，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的多项式系数。
13.根据本发明的一个方面，第一dpll是高带宽dpll，并且第二dpll是低带宽dpll。
14.根据本发明的一个方面，环路滤波器具有1阶和2阶低通特性中的一者。
15.根据本发明的一个方面，一种用于生成温度稳定的时钟的方法包括：提供第一晶体振荡器和第二晶体振荡器；提供存储器，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于随温度变化的该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的温度表征多项式系数；测量第一晶体振荡器与第二晶体振荡器之间的相位差；将高带宽第一数字锁相环路(dpll)锁相到该第一晶体振荡器与该第二晶体振荡器之间的所测量的相位差；响应于基于所测量的相位差的频率信息，并且响应于所存储的温度表征多项式系数，来估计该第二晶体振荡器的频率变化；从参考时钟源提供参考时钟信号；测量该参考时钟信号与该第二晶体振荡器之间的相位差；将第二dpll锁相到该参考时钟信号与该第二晶体振荡器之间的该相位差；通过该第二晶体振荡器的所估计的频率变化调整该第二dpll的该频率；以及提供来自该第二dpll的输出。
16.根据本发明的一个方面，该方法还包括将第二dpll的输出提供至频率合成器。
17.根据本发明的一个方面，提供第一晶体振荡器和第二晶体振荡器包括在同一包装件中提供第一晶体振荡器和第二晶体振荡器。
18.根据本发明的一个方面，测量第一晶体振荡器与第二晶体振荡器之间的相位差包括在第一相位采集电路中测量第一晶体振荡器与第二晶体振荡器之间的相位差。
19.根据本发明的一个方面，测量参考时钟信号与第二晶体振荡器之间的相位差包括在第二相位采集电路中测量参考时钟信号与第二晶体振荡器之间的相位差。
20.根据本发明的一个方面，通过第二晶体振荡器的所估计的随温度变化的频率变化调整第二dpll的频率包括使用频率减法器电路调整该第二dpll的频率。
21.根据本发明的一个方面，提供第二dpll的输出包括从第二dpll中的数控振荡器提供第二dpll的输出。
22.根据本发明的一个方面，该方法还包括将数控振荡器的输出提供给合成器。
附图说明
23.下面将参考实施方案和附图更详细地解释本发明，附图中示出：
24.图1是根据本发明的一个方面的用于使用普通振荡器生成温度稳定、低抖动的任何频率时钟的电路的框图；并且
25.图2是示出根据本发明的一个方面的用于使用普通振荡器生成温度稳定、低抖动的任何频率时钟的说明性方法的流程图。
具体实施方式
26.本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
27.本发明允许使用随着温度变化不具有高频率稳定性，与此同时维持低抖动性能的普通振荡器来生成温度稳定的时钟。根据本发明，当使用设置在同一包装件中的各自具有约10百万分率(ppm)至约300ppm的频率稳定性的第一xo 14和第二xo 16时，可以实现在-40℃至85℃的温度范围内具有0.2℃/分钟温度变化的约300十亿分率(ppb)的频率稳定性结果。出于本发明的目的，温度稳定的时钟信号是具有不大于约400ppb的频率稳定性的温度稳定的时钟信号。根据本发明，当使用设置在同一包装件中的第一xo 14和第二xo 16时，可以实现约150飞秒(fs)rms的抖动，该第一xo和该第二xo中的每一者具有约50fs至约150fs rms的抖动。出于本发明的目的，来自时钟生成电路的低抖动输出时钟信号是具有约250fs rms的最大值的低抖动输出时钟信号，并且如本文所公开的，该低抖动输出时钟信号是当采用合成器来生成输出时钟时实现的。
28.为了实现随温度变化的此类高稳定性，本发明可以实施为定时装置的合成固件的一部分，并且能够生成具有任何频率的时钟。本发明利用了两个晶体振荡器(xo)之间的频率差随温度变化是线性的独特特性，来预测随着温度变化两个振荡器中的一个振荡器的温度特性。首先随温度变化表征每个晶体振荡器，然后存储表示表征的适当多项式系数以供在本发明中使用。特别地，多项式系数是通过第二xo 16的随温度变化的频率变化相对于随温度变化的第一xo 14与第二xo 16之间的频率差的曲线拟合来获得的。两个振荡器之间的频率差被传递到相对较高带宽dpll(约20hz至约100hz的量级)，并且与所存储的多项式系数一起使用以复制用作主时钟的第二xo 16的随温度变化的频率漂移。所复制的随着温度变化的频率漂移将用于补偿随着温度变化的实际频率漂移。线28上的主时钟正用于合成待编程以输出任何频率的时钟。两个晶体振荡器(第一xo 14和第二xo 16)中的每一者的温度变化导致两个晶体振荡器中的每一者的输出端的频率的变化。本发明基于该两个晶体振荡器之间的频率差预测了用作主时钟的第二xo 16的基于温度的变化，并且相应地校正输出时钟频率，从而使输出时钟频率随温度变化的变化最小化。使用如本文所述的这些具有约50fs rms至约150fs rms的抖动的普通xo允许在采用合成器生成输出时钟时合成具有低于约150fs rms至约250fs rms的抖动的时钟信号。
29.本发明的一种可用的应用是作为用于网络同步pll的配套振荡器，但是本发明可以延伸为独立tcxo或ocxo的替代物。本发明使用普通廉价xo晶体振荡器替换昂贵的tcxo或ocxo，并且提供比tcxo或ocxo更快的启动时间且消耗更少的功率。
30.本发明可以利用基于可编程的片上系统(soc)的pll电路来处理普通振荡器信号并产生温度稳定的时钟。
31.首先参考图1，框图示出了根据本发明的一个方面的用于使用普通振荡器生成温度稳定的低抖动时钟的电路10。该电路10包括振荡器模块12，该振荡器模块包括设置在单个包装件中的第一晶体振荡器(xo)14和第二xo 16。如本领域普通技术人员将理解的，第一xo 14和第二xo 16中的每一者通常呈包含晶体的模块、以及驱动器和去耦电容器(未明确示出)的形式。第一xo 14和第二xo 16中的每一者能够生成具有特定频率和规定准确度(约10ppm至300ppm)的时钟。随温度变化的频率稳定性是用作生成高温稳定性时钟的合成器的
时钟源的振荡器的重要性质，并且普通晶体随温度变化不具有极大的频率稳定性(通常在以下工业温度范围内为数百ppm：-40℃至85℃)。温度受控的xo(tcxo)和恒温xo(ocxo)表现出改进的随温度变化的稳定性，该tcxo通常具有温度传感器和控制电路，该控制电路校正由于温度变化引起的频率变化，该ocxo具有烘箱以保持xo的温度恒定。本发明允许使用晶体振荡器xo14和xo 16，与此同时提供通常需要使用tcxo或ocxo的随温度变化的输出时钟频率稳定性。
32.时钟生成电路18包括第一相位采集模块20和第二相位采集模块22。第一相位采集模块20接收线24上第一xo 14的输出，并且第二相位采集模块22从参考时钟源26(以虚线示出，因为其在时钟生成电路18的外部并由用户提供)接收参考时钟信号。输入参考时钟源应具有在电信范围内(即，介于约0.5hz与1ghz之间)的频率并且可源于初级参考源(例如，原子时钟或gps)。当存在参考时钟源26时，时钟生成电路18的输出是相对于参考时钟源26频率和相位锁定的。
33.根据本发明的一个方面，来自线28上的第二xo 16的输出的主时钟信号用作第一相位采集模块20和第二相位采集模块22中的比较的基础。第一相位采集模块20测量第一xo 14的输出与线28上的主时钟之间的相位差，并且输出关于所测量的相位差的信息。第二相位采集模块22测量输入参考时钟源的输出与线28上的主时钟之间的相位差，并且输出关于所测量的相位差的信息。用于提供此功能的电路是在本领域中已知的。根据本发明，即使输入时钟信号和主时钟信号不具有相同的标称频率，第一相位采集模块20和第二相位采集模块22也能够将输入时钟信号与线28上的主时钟信号进行比较。例如，线28上的主时钟信号可以是20mhz，并且输入参考时钟信号可以处于19.44mhz或1.544mhz或任何频率。
34.主时钟28为第一数字锁相环路(dpll)30提供标称频率信息。第一相位采集模块20的输出被呈现给第一dpll 30以将该输出锁定到由第一相位采集电路20生成的相位差。第一dpll 30具有具有相对较高带宽的低通传递函数(在约20hz至约100hz的范围内的角频率)。第一dpll 30的输出是表示第一xo 14与第二xo 16之间的频率差的频率信息。主时钟28还为第二dpll 32提供标称频率信息。第二相位采集模块22的输出被呈现给第二dpll 32，以将该输出锁定到由第二相位采集电路22生成的相位差。第二dpll 32具有具有相对较低带宽的低通传递函数(在约0.001hz至约0.3hz范围内的角频率)。
35.在第一dpll 30的输出端处的表示第一xo 14与第二xo 16之间的频率差的频率信息被呈现给xo变化估计器34。该xo变化估计器34是模块，该模块估计线28上来自第二xo 16的主时钟信号输出的频率变化，并且将所估计的频率变化信息提供至第二dpll 32以校正第二dpll 32的输出频率，使得由于温度变化导致的线28上来自第二xo 16的主时钟信号输出的频率变化被消除。
36.xo变化估计器34的输入是表示第一xo 14与第二xo 16之间的频率差的频率信息，该频率信息由相位采集模块20提供并通过第一dpll 30。第一dpll 30的高带宽提供对由于突然的温度变化导致的频率差变化的快速响应。xo变化估计器34包括倍增器36，该倍增器将来自第一dpll 30的频率差信息与多项式系数相乘，该多项式系数是在包括xo 14和16的包装件的初始生产和表征期间生成的并存储在存储器38中。在本发明的一些实施方案中，存储器38可以是非易失性存储器(nvm)或一次性可编程(otp)存储器，并且在本发明的一些实施方案中，存储器38可被包括在包括第一xo 14和第二xo 16的包装件12中。多项式系数
是通过第二xo 16的随温度变化的频率变化相对于随温度变化的第一xo 14与第二xo 16之间的频率差的曲线拟合来获得的。在使用microchip vectron px-502-0002-24m576 24.576mhz双xo包装件12的本发明的实施方案中，两个xo之间的频率差发生成随温度变化为线性的。
37.第二dpll 32包括相位检测器(pfd)40(实施为例如减法器)、环路滤波器42、频率减法器46和数控振荡器(dco)44(其在一些实施方案中可以是软件dco(software dco,sdco))。在参考时钟信号存在下，相位检测器40与环路滤波器42一起将参考时钟源26与主时钟28之间的相位差转换成同参考时钟源26与主时钟28之间的频率差有关的频率信息。第二dpll 32具有通过频率减法器46减去环路滤波器42与xo变化估计器34之间的频率的能力。环路滤波器42的输出被馈送到频率减法器46的第一输入端，并且xo变化估计器34的输出被馈送到频率减法器46的第二输入端。通过从环路滤波器42的输出中减去xo变化估计器34的输出，由于温度变化导致的主时钟信号输出线28上的主时钟信号的频率的任何变化被补偿。当存在参考时钟26时，时钟生成电路18的输出遵循参考时钟，并且由频率减法器46提供的补偿将使由于由温度变化引起的主时钟的变化导致的输出时钟48的任何漂移最小化，即，使时钟生成电路18的输出的漂移生成最小化。当参考时钟信号不再存在时，环路滤波器42的输出仅依赖于主时钟28，并且将具有主时钟28表现出的随温度变化的所有频率变化。在频率减法器46中补偿这些频率变化以改善时钟生成电路18的保持温度稳定性。
38.环路滤波器42是主要确定第二dpll 32的传递函数—或环路带宽的模块(第二dpll 32的传递函数也受到其它模块诸如dco 44的影响，但是这些模块被认为是不可改变的并且通常为了指定环路带宽的目的而被忽略)。环路滤波器42优选地是在指定带宽频率下具有3db衰减点的低通滤波器。它通常具有1阶或2阶低通特性。
39.在一些实施方案中，dco 44可以在软件中实施。如本领域中众所周知的，dco 44通常由累加器组成，该累加器具有来自dco内部的可编程寄存器的频率控制字(fcw)作为其输出。fcw确定dco输出端处的时钟的标称频率。除了fcw之外，dco 44还包括用于微调dco输出频率的另一控制输入，并且输入在图1中被示出为由频率减法器46的输出驱动。因此，当不使用任选的合成器52时，dco 44的输出是经温度补偿的输出时钟信号，该经温度补偿的输出时钟信号可以经由虚线连接50用作时钟生成电路18的输出48。
40.dco 44的输出可以任选地呈现给以虚线示出的合成器52。合成器52是在时钟输出线48上以期望频率从线28上的主时钟合成输出时钟信号的模块。期望的输出时钟信号是相位和频率锁定到dco 44的输出的。实质上，合成器52执行线28上的主时钟信号与期望的输出频率之间的低抖动频率转换，从而允许在时钟输出线48处的其输出上生成具有低相位噪声(低抖动)的在电信范围(例如，介于约0.5hz与约1ghz之间)内的任何频率。如本文所用的短语“任何频率”应被解释为意指电信范围(例如，介于约0.5hz与约1ghz之间)内的任何频率。
41.在dco 44被配置为硬件元件的实施方案中，本发明使用不具有随温度变化的高频率稳定性的普通振荡器提供了来自dco 44或任选合成器52的频率输出，该频率输出是随温度变化高度频率稳定的。当dco 44被实施为软件dco(sdco)时，本发明提供来自合成器52的时钟输出。
42.来自线28上的第二xo 16的主时钟信号连接到并且驱动电路18中的每个内部块。
当在电路中使用时，线28上的主时钟信号连接到合成器52。输出时钟48始终依赖于主时钟，因为该输出时钟是使用合成器52或dco44的硬件形式从线28上的主时钟直接合成的。在输出时钟50由合成器52驱动的实施方案中，与参考时钟源26与主时钟28之间的相位和频率差有关的合成器52的精细频率控制由dco 44的输出执行。当参考时钟源26不再存在时，由dco 44进行的对合成器52的精细频率控制与由xo变化估计器34补偿的温度波动引起的主时钟28中的频率变化有关。在不采用合成器52的本发明的实施方案中，本发明提供如本文所公开的随温度变化的高频稳定性，但不提供大多数电信应用所需的足够低的抖动。常规合成器的使用将提供如本文所公开的低抖动。
43.一旦通过使用第二相位采集电路22将dpll 32锁定到参考时钟源26，输出时钟48就将具有从输入参考时钟源26继承的稳定性。使用本发明，将去除来自第二xo 16的线28上的主时钟信号的温度变化，从而使输出时钟48的漂移生成最小化。在参考时钟源26不再存在的情况下，仅通过线28上的主时钟信号的稳定性来确定时钟输出线48上的输出的稳定性。使用本发明，将去除来自第二xo 16的线28上的主时钟信号的温度变化，从而允许即使在不存在参考时钟源26的情况下，输出时钟48也具有良好的稳定性。
44.现在参考图2，流程图示出了根据本发明的一个方面的用于使用普通振荡器生成温度稳定的低抖动时钟的的例示性方法60。该方法在附图标记62处开始。
45.在附图标记64处，提供第一晶体振荡器和第二晶体振荡器。在本发明的一些实施方案中，第一晶体振荡器和第二晶体振荡器可以在同一包装件中设置在一起。
46.在附图标记66处，提供存储器(例如，在与第一晶体振荡器和第二晶体振荡器相同的包装件中)，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于随温度变化的该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的温度表征多项式系数。
47.在附图标记68处，例如在第一相位采集电路中测量第一晶体振荡器与第二晶体振荡器之间的相位差。在附图标记70处，将高带宽第一数字锁相环路(dpll)锁相到第一晶体振荡器与第二晶体振荡器之间的所测量的相位差。
48.在附图标记72处，响应于表示第一晶体振荡器与第二晶体振荡器之间的频率差的频率差信息，并且响应于第二晶体振荡器频率的温度特征相对于随温度推移的第一晶体振荡器与第二晶体振荡器之间的频率差，来估计第二晶体振荡器的频率变化。
49.在附图标记74处，将参考时钟信号提供给时钟生成电路。
50.在附图标记76处，例如在第二相位采集电路中测量参考时钟信号与第二晶体振荡器之间的相位差。
51.在附图标记78处，将第二dpll锁相到参考时钟信号与第二晶体振荡器之间的相位差。在附图标记80处，通过第二晶体振荡器的所估计的随温度变化的频率变化(通过例如xo变化估计器获得)来调整(例如，使用频率减法器)第二dpll的频率。在附图标记82处，将第二dpll的输出提供作为时钟输出。
52.在附图标记84处，可以任选地将第二dpll的输出提供至频率合成器，以提供生成具有期望频率的低抖动时钟输出的能力。该方法结束于附图标记86。
53.由于时钟生成电路可以基于线28上的主时钟信号生成具有在电信范围内的任何频率的时钟，因此本发明允许生成任何频率的温度稳定的时钟。本发明提供了与使用经温
度补偿的晶体振荡器作为相同时钟生成电路的主时钟实现的时钟稳定性相当的时钟稳定性。与使用显著更昂贵的tcxo或恒温晶体振荡器(ocxo)相反，本发明提供了一种使用两个廉价振荡器生成温度稳定的任何频率时钟的成本有效的解决方案。此外，要求高频率稳定性和良好抖动两者的现有技术应用需要使用非常昂贵的低抖动tcxo或ocxo。本发明提供的解决方案使用两个普通振荡器满足了低抖动和温度稳定性要求两者，此比上述两个现有技术解决方案显著更便宜。本发明可以进一步扩展成与任何两个振荡装置一起使用，如果可以测量和表征温度变化以产生适当的多项式系数，则该两个振荡装置的频率差具有与该温度变化的固定明确关系。此类振荡装置可以是但不限于微机电系统(mems)。
54.本发明可以在频率合成固件中采用，采用一个附加的pll(第一dpll 30)来校正随温度变化的频率变化。然后，在时钟生成电路中使用现有硬件(第一相位采集电路20和第二相位采集电路22)测量两个晶体振荡器之间的频率差，然后将该频率差传递到第一dpll 30，该第一dpll用于执行对由于温度变化引起的主时钟频率变化导致的频率的补偿。用于复制振荡器温度变化中的一者相对于两个振荡器之间的频率差的多项式系数可以在振荡器的表征期间存储在小存储器(otp、eeprom或flash)中。
55.本发明允许使用不同部件的分组进行包装。两个晶体振荡器(或谐振器)可以与驱动器和小存储器一起封装在一个包装件中。双振荡器(双xo)装置的第二xo 16的线28上的主时钟信号被馈送到合成器52的振荡器输入端，并且线24上的第一xo 14的输出被馈送到第一相位采集电路20的输入端中的一个输入端。此解决方案需要相对简单的双xo温度表征来得到所需的多项式系数。
56.在另一种变型中，时钟生成电路的多个管芯(包括非易失性存储器)以及谐振器和无源部件可以设置在一个包装件中。多项式系数可以存储在用于其它处理器代码存储的非易失性存储器中。该解决方案是紧凑的，但是带来了在多个温度点上表征振荡器的挑战，这是由于测试复杂包装件所需的测试仪的高成本，与用于xo tcxo或者具有4至6个i/o引脚的ocxo的测试仪相比，该测试仪包括采用具有更大数量的i/o引脚的多个管芯的时钟生成电路，更多的i/o引脚可以安装在单个测试板上进行测试。
57.在另一种变型中，包含用于系数的小存储器的经预包装和表征的双xo被与时钟生成电路管芯一起包装在一个包装件中。这是一种紧凑的解决方案，需要用于晶体振荡器的简单表征规程，但是因为经预包装的双xo没有小到足以容易地配合在另一包装件中，所以增加了包装的复杂性。
58.虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。