误差放大器、电源芯片及电子设备的制作方法

1.本技术涉及集成电路技术领域，尤其涉及误差放大器、电源芯片及电子设备。


背景技术：

2.误差放大器是指用来放大误差的放大器，其具有两个输入端，一个连接参考电压，另一个连接电路反馈信号。当反馈信号与参考电压之间存在差值时，误差放大器会放大这个差值，然后通过负反馈环路，将反馈信号钳位到与参考电压一致。
3.跨导误差放大器是模拟集成电路中的基本单元，在信号处理、模数转换、电源系统中都有广泛应用。随着电子产品的工作电压范围越来越大，对高速、高线性度的放大器需求也越来越高。传统的误差放大器采用两级放大的结构，第一级一般采用全差分输入单端输出结构，单端输出与差分输出相比带宽降低，速度也受到限制。同时传统的误差放大器在宽电压范围输入下，采用阈值电压更大的nmos管会增加输入电压的大小，消耗输入电压裕度，而直接采用pmos管易出现在低温情况下，差分输入对管难以打开的情况。
4.因此，设计一种应用于宽输入电压范围的，能在低压、高阈值电压电路正常工作的误差放大器是亟需解决的问题。


技术实现要素：

5.有鉴于此，本技术实施例提供了误差放大器、电源芯片及电子设备，旨在解决传统误差放大器的电压输入范围小，不能在低压、高阈值电压电路正常工作的问题。
6.本技术实施例的第一方面提供了一种误差放大器，包括：
7.差分放大级，所述差分放大级包括差分输入对管和降压三极管，所述降压三极管设置于所述差分输入对管的输入端，所述降压三极管用于降低所述差分输入对管的输入电压以提高所述误差放大器的输入电压裕度，所述差分放大级用于对差分输入进行放大；
8.推挽输出级，与所述差分放大级连接，用于将所述差分放大级的输出进行推挽输出；
9.补偿输出级，与所述推挽输出级连接，用于提高所述误差放大器的相位裕度。
10.在其中一个实施例中，所述降压三极管为npn三极管。
11.在其中一个实施例中，所述误差放大器利用降压三极管共射级的输出电压作为所述差分输入对管的输入电压。
12.在其中一个实施例中，所述差分放大级包括所述差分放大级包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、第一npn三极管、第二npn三极管、第三nmos管、第四nmos管、第五nmos管和第四pmos管，其中，所述第二pmos管和所述第三pmos管作为所述差分输入对管，所述第一npn三极管和所述第二npn三极管作为所述降压三极管；
13.所述第一pmos管的源极与电源连接，所述第一pmos管的漏极、所述第二pmos管的源极和所述第三pmos管的源极共同连接；
14.所述第一nmos管的漏极与所述第二pmos管的漏极连接，所述第一nmos管的源极接
地，所述第一nmos管的栅极和漏极相连接；
15.所述第二nmos管的漏极与所述第三pmos管的漏极连接，所述第二nmos管的源极接地，所述第二nmos管的栅极和漏极相连接；
16.所述第一npn三极管的集电极与电源连接，所述第一npn三极管的发射极与所述第二pmos管的栅极连接，所述第一npn三极管的基极用于接入参考电压；
17.所述第二npn三极管的集电极与电源连接，所述第二npn三极管的发射极与所述第三pmos管的栅极连接，所述第二npn三极管的基极用于接入反馈电压；
18.所述第三nmos管的漏极与所述第一npn三级管的发射极连接，所述第四nmos管的漏极与所述第二npn三极管的发射极连接，所述第三nmos管的源极、所述第四nmos管的源极和所述第五nmos管的源极共同接地，所述第三nmos管的栅极、所述第四nmos管的栅极和所述第五nmos管的栅极共同连接偏置电压源；
19.所述第四pmos管的漏极与所述第五nmos管的漏极连接，所述第四pmos管的源极与电源连接，所述第四pmos管的栅极与所述第一pmos管的栅极连接，所述第四pmos管的栅极还与其漏极相连接。
20.在其中一个实施例中，所述第二pmos管和所述第三pmos管的尺寸相同，所述第一nmos管和所述第二nmos管的尺寸相同。
21.在其中一个实施例中，所述推挽输出级包括第六nmos管、第七nmos管、第五pmos管和第六pmos管；
22.所述第六nmos管的栅极与所述第二pmos管的漏极连接，所述第六nmos管的漏极与所述第五pmos管的漏极连接，所述第六nmos管的源极接地；
23.所述第七nmos管的栅极与所述第三pmos管的漏极连接，所述第七nmos管的漏极与所述第六pmos管的漏极连接，所述第七nmos管的源极接地；
24.所述第五pmos管的源极、所述第六pmos管的源极与电源连接，所述第五pmos管的栅极与所述第六pmos管的栅极连接，所述第五pmos管的栅极还与其漏极相连接。
25.在其中一个实施例中，所述补偿输出级包括密勒补偿电容、第一电阻、第二电阻和第七pmos管；
26.所述密勒补偿电容的第一端与所述第六pmos管的漏极连接，所述密勒补偿电容的第二端与所述误差放大器的输出端连接；
27.所述第一电阻的第一端与所述密勒补偿电容的第二端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端接地，所述第一电阻和所述第二电阻的串联节点与所述第二npn三极管的基极连接；
28.所述第七pmos管的漏极与所述密勒补偿电容的第二端连接，所述第七pmos管的源极与电源连接，所述第七pmos管的栅极与所述密勒补偿电容的第一端连接。
29.在其中一个实施例中，所述降压三极管在所述误差放大器正常工作时正向导通，所述降压三极管的发射极电压比其基极电压低一个pn结的电压。
30.本技术实施例的第二方面提供了一种电源芯片，包括上述任一实施例中的误差放大器。
31.本技术实施例的第三方面提供了一种电子设备，包括上述本技术实施例的第二方面提供的电源芯片。
32.本技术中的误差放大器与现有技术相比的有益效果是：
33.(1)基于误差放大器的原理，采用推挽输出方式作为误差放大器的输出级，与传统误差放大器的单端输出相比，采用全差分推挽输出方式增大了误差放大器的带宽；
34.(2)基于宽输入电压范围的内部电路需工作在低压、高阈值下，利用降压三极管降低差分输入对管的输入电压，使得误差放大器能在低压、高阈值电压电路正常工作。
附图说明
35.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
36.图1为本现有技术中的误差放大器的电路原理图；
37.图2为本技术一实施例提供的误差放大器的电路原理图；
38.图3为本技术另一实施例提供的误差放大器的小信号等效电路的示意图。
具体实施方式
39.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
40.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
41.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
42.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
43.图1所示为传统的误差放大器的电路结构，采用的为两级放大的结构，第一级采用的差分放大级。如图1(a)所示采用nmos管做差分输入对管，差分电路结构具有对称性，能抵御共模噪声，有更好的共模信号抑制特性；同时差分电路可抵消偶次谐波，能够提供较好的输出线性度特性，所以差分运放的结构普遍存在于内部电路中；而传统两级运放，第一级一般采用全差分输入单端输出结构，而单端输出比差分输出多一个镜像极点，通过采用弥勒电容补偿的方式，将镜像极点推向坐标原点，成为新的主极点，导致带宽降低，速度受到限制。
44.传统结构的误差放大器，在宽输入电压范围下，为了使得mos的耐压值能达到工作电压的上限，会采用耐高压mos管，高压mos的阈值电压较大，而较大的阈值电压会增加最低
输入电压的大小，消耗输入电压裕度，如图1(b)所示，采用nmos做差分输入对管，易出现在低温情况下，差分输入对管难以打开的情况，而直接采用pmos管做差分输入对管的话，会消耗较大的电压裕度，难以满足当前低压下工作需求。
45.为解决上述技术问题，本技术实施例第一方面提供的一种误差放大器，如图2所示，误差放大器包括差分放大级10、推挽输出级20和补偿输出级30。差分放大级10包括差分输入对管和降压三极管，降压三极管设置于差分输入对管的输入端，差分放大级10用于对差分输入进行放大，其中，降压三极管用于降低差分输入的对管输入电压以提高误差放大器的输入电压裕度。推挽输出级20与差分放大级10连接，用于差分放大级10的输出进行推挽输出，补偿输出级30与推挽输出级20连接，用于对误差放大器的输出进行相位补偿，提高误差放大器的系统稳定性。
46.本技术实施例第一方面提供的误差放大器，基于误差放大器的原理，采用推挽输出方式作为误差放大器的输出级，增大了误差放大器的带宽，基于低压、高阈值电压电路的设计需要，利用降压三极管降低差分输入对管的输入电压，使得误差放大器能在低压、高阈值电压电路正常工作，且结构简单易于实现。
47.在一个实施例中，请参阅图2，降压三极管为npn三极管。npn三极管在正常导通时，其发射极电压比其基极电压低一个pn结的电压，相较于传统误差放大器利用分压电阻来降低基准参考电压输出值的大小，本技术实施例中利用npn三极管正常导通时，其发射极电压比其基极电压低一个pn结的电压的方式，避免增加基准电路补偿难度和增加电路补偿复杂度。
48.在一个实施例中，请参阅图2，误差放大器利用降压三极管共射级的输出电压作为差分输入对管的输入电压，即降压三极管的基极和集电极输入，降压三极管的发射极和集电极输出。
49.在一个实施例中，请参阅图2，差分放大级10包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第一nmos管mn1、第二nmos管mn2、第一npn三极管q1、第二npn三极管q2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5和第四pmos管mp4，其中，第二pmos管mp2和第三pmos管mp3作为差分输入对管，第一npn三极管q1和第二npn三极管q2作为降压三极管。
50.第一pmos管mp1的源极与电源vdd连接，第一pmos管mp1的漏极、第二pmos管mp2的源极和第三pmos管mp3的源极共同连接。第一nmos管mn1的漏极与第二pmos管mp2的漏极连接，第一nmos管mn1的源极接地，第一nmos管mn1的栅极和漏极相连接。第二nmos管mn2的漏极与第三pmos管mp3的漏极连接，第二nmos管mn2的源极接地，第二nmos管mn2的栅极和漏极相连接。
51.第一npn三极管q1的集电极与电源vdd连接，第一npn三极管q1的发射极与第二pmos管mp2的栅极连接，第一npn三极管q1的基极用于接入参考电压v
ref
。用npn三极管共射级输出电压作为差分对管的输入电压，降低了参考电平的电压，使得误差放大器能在低压、高阈值电压电路正常工作。
52.第二npn三极管q2的集电极与电源vdd连接，第二npn三极管q2的发射极与第三pmos管mp3的栅极连接，第二npn三极管q2的基极用于接入反馈电压v
in
。
53.第三nmos管mn3的漏极与第一npn三级管q1的发射极连接，第四nmos管mn4的漏极与第二npn三极管q2的发射极连接，第三nmos管mn3的源极、第四nmos管mn4的源极和第五
nmos管mn5的源极共同接地，第三nmos管mn3的栅极、第四nmos管mn4的栅极和第五nmos管mn5的栅极共同连接偏置电压源v
bias
。偏置电压源v
bias
的产生电路不涉及本专利的重点，这里不在赘述。
54.第四pmos管mp4的漏极与第五nmos管mn5的漏极连接，第四pmos管mp4的源极与电源vdd连接，第四pmos管mp4的栅极与第一pmos管mp1的栅极连接，第四pmos管mp4的栅极还与其漏极相连接。
55.在一个实施例中，第二pmos管mp2和第三pmos管mp3的尺寸相同，第一nmos管mn1和第二nmos管mn2的尺寸相同。
56.在一个实施例中，请参阅图2，推挽输出级20包括第六nmos管、第七nmos管、第五pmos管和第六pmos管。
57.第六nmos管mn6的栅极与第二pmos管mp2的漏极连接，第六nmos管mn6的漏极与第五pmos管mp5的漏极连接，第六nmos管mn6的源极接地。
58.第七nmos管mn7的栅极与第三pmos管mp3的漏极连接，第七nmos管mn7的漏极与第六pmos管mp6的漏极连接，第七nmos管mn7的源极接地。
59.第五pmos管mp5的源极、第六pmos管mp6的源极与电源连接，第五pmos管mp5的栅极与第六pmos管mp6的栅极连接，第五pmos管mp5的栅极还与其漏极相连接。
60.在差分放大级10的输出级采用的推挽输出方式，增大了误差放大器的跨导，扩大了整体电路的带宽，同时推挽输出方式驱动能力更强。
61.在一个实施例中，请参阅图2，补偿输出级30包括密勒补偿电容cc、第一电阻r1、第二电阻r2和第七pmos管mp7。
62.密勒补偿电容cc的第一端与第六pmos管mp6的漏极连接，密勒补偿电容cc的第二端与误差放大器的输出端vout连接。第一电阻r1的第一端与密勒补偿电容cc的第二端连接，第一电阻r1的第二端与第二电阻r2的第一端连接，第二电阻r2的第二端接地，第一电阻r1和第二电阻r2的串联节点与第二npn三极管q2的基极连接。第七pmos管mp7的漏极与密勒补偿电容cc的第二端连接，第七pmos管mp7的源极与电源vdd连接，第七pmos管mp7的栅极与密勒补偿电容cc的第一端连接。
63.在一个实施例中，降压三极管在误差放大器正常工作时正向导通，降压三极管的发射极电压比其基极电压低一个pn结的电压。利用降压三极管降低差分输入对管的输入电压，使得误差放大器能在低压、高阈值电压电路正常工作。
64.上述实施例提供的误差放大器采用推挽输出方式作为误差放大器的输出级，增大了误差放大器的带宽，基于低压、高阈值电压电路的设计需要，利用降压三极管降低差分输入对管的输入电压，使得误差放大器能在低压、高阈值电压电路正常工作，且结构简单易于实现。为了更好的说明本技术实施例提供的误差放大器工作原理，下面结合该误差放大器的等效小信号电路，进一步解释说明。
65.请参阅图2、3，图3所示的为差分放大级10和推挽输出级20的电路结构的等效小信号电路示意图，其中，v
in
表示误差放大器的反馈电压，即第二npn三极管的基极处的电压，v
p
表示第二npn三极管q2的发射极的电压，v1表示第六nmos管的栅极处电压，v2表示第二pmos管的栅极处电压，v
o1
表示第六nmos管的漏极即推挽输出级20的输出端处电压，g
q1
、g
p5
、g
n3
、g
p4
、g
n2
、g
n5
、g
p2
、g
p3
、g
n6
分别表示第二npn三极管q2、第三pmos管mp3、第二nmos管mn2、第二
pmos管mp2、第一nmos管mn1、第六nmos管mn6、第五pmos管mp5、第六pmos管mp6、第七nmos管mn7对应的跨导，r
on1
、r
on
、r
op
分别为源跟随输出阻抗、第七nmos管mn7的导通阻抗、第六pmos管mp6的导通阻抗，基于节点电流方程(kcl方程)可得：
66.1、
67.2、g
p3vp
+g
n2v1
+g
p2vp
+g
n1v1
＝0
68.3、g
n6v1-g
p5v2
＝0
69.4、
70.通过化简上述的公式1-4可得：
[0071][0072]
其单位增益带宽w的计算公式：
[0073][0074]
由该单位增益带宽公式可知，采用推挽输出方式作为误差放大器的第一级输出级可以提高整个误差放大器的单位增益带宽。
[0075]
本技术实施例第一方面提供的误差放大器，基于误差放大器的原理，采用推挽输出方式作为误差放大器的输出级，与传统的单端输出结构的误差放大器相比，采用推挽输出的全差分输出结构，增大了误差放大器的带宽，基于低压、高阈值电压电路的设计需要，利用降压三极管降低差分输入对管的输入电压，使得误差放大器能在低压、高阈值电压电路正常工作，且结构简单易于实现。
[0076]
本技术实施例的第二方面提供了一种电源芯片，包括上述实施例中的误差放大器。
[0077]
本技术实施例的第三方面提供一种电子设备，包括本技术实施例的第二方面提供的电源芯片。
[0078]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。