频率信号预处理器的制作方法

专利名称：：频率信号预处理器的制作方法
技术领域：
：本实用新型涉及光电探测系统输出频率信号的预处理器电路。在以测频为测量参数的测距或测速的光电探测系统中，智能化的信号预处理有重要地位。一般使用微型计算机完成多项频率信号的预处理任务，如信号采集和消噪等，进而完成频率信息处理及逻辑控制等任务。目前的测距或测速的光电探测系统，如1992年《LaserinRe-moteSensing》一书介绍的相干激光气象测风多普勒探测系统中，由于信号处理的任务的专业化，往往都有各种频率信号的预处理器。但它使用的高速计数器由于位数所限，并不能独立计数。且结构复杂，精度不够。国内尚无此类频率信号预处理器。本实用新型的目的是提出一种对光电探测系统中输出的频率信号进行测量的频率信号预处理器，当输出的频率信号的频率范围为10～100兆赫，要求测频误差在100仟赫以下时，经放大器放大后，送入计数器(VMax＞2伏)，计数器即可对输入的正弦波信号进行脉冲计数。通过测定在一定时间间隔的计数值，即可精确地得到输入信号的频率信息。本实用新型由单片机、紫外线擦除只读存储器(下称扩展只读存储器)、可编程计数/定时器、八D三态同相锁器(下称锁存器)、八总线收发器做为缓冲器(下称缓冲器)分频器、晶振电器、做为缓冲器、分频器、晶振电路、运算放大器、两个计数器及一些基本逻辑元件和一些基本逻辑元件和一些电阻电容构成。其中，单片机的双向地址/数据总线P0.0～P0.7(I/O口)作为系统总线，同时与扩展只读存储器的数据总线O0～O7、可编程计数/定时器的双向数据总D0～D7、锁存器的输入端1D～8D及缓冲器的输出编A8～A1相连，锁存器的输出端1Q～8Q则直接与扩展只读存储器的地址总线A7～A0相连，单片机准双向输入/输出口中的P2.0～P2.2与扩展存储器的高三位地址线A8～A10相连。输入信号经运算放大器F放大后，其输出端同计数/定时器的输出端OUT。经与门后接计数器m的时钟输入端CLK，而m的输出端QCC经非门后接计数器n的时钟输入端CLK，n的输出端QCC经非门后接可编程计数/定时器的一个时钟输入端CLK1。计数器m的数据输出端D、C、B、A分别与缓冲器的输入端B1～B4相连，计数器n的数据输出端D、C、B、A则分别与缓冲器的输入端B5～B8相连。计数器m和n的电源端VCC和两个赋能端T和P均共接+5伏偏压，地端和GND接地。计数器m和n的两个复位端CLK同时与单片机的准双向I/O口中的P1.0相连。单片机的读、写信号端RD和WR分别与可编程计数/定时器的读、写信号端RD和WR相连，单片机的读信号端RD和它的准双向I/O口中的P1.3经或门后接缓冲器的启动赋能端G，单片机的地址锁存允许端ALE与锁存器的赋能端G相连，单片机的外部选样读选通端PEBN与扩展只读存储器的数据输出选通端OE相连，单片机的准双向I/O口P1.1同放大后的输入信号经与门后送到本处理器的输出端OUT0单片机的准双向I/O口P1.0接可编程计数/定时器的片选端CS，单片机的外部中断1输入口接可编程计数/定时器的输出端OUT0、可编程计数/定时器的地址线A0、A1与扩展只读存储器的地址线A7、A6分别相连。外部晶振电路的输出端经非门后接单片机的时钟输出端，外部晶振电路的输出端又同分频器的输入端IN相连，而分频器的输入端A和输出端OB连在一起。下述各端接+5伏电压分频器的电源端VCC、扩展只读存储器的电源端VCC和编程电源端VPP、八D三态同相锁存器的电源端VCC、缓冲器电源端VCC、两个计数器的两个电源端VCC、两个赋能端和两个能端ENVBp、可编程计数/定时器的电源端VCC和其三个门控信号输入端GATE1、GATE2、GATE3，单片机的晶振输出端XTAL2经电阻R1、单片机复位端RESET经电容C。下述各端均接地单片机的接地端GND和复位端RESET经电阻R，和单刀开关K扩展只读存储器的片选端CS和接地端GND、锁存器的接地端GND和片选端CE，缓冲器的接地端GND和定向控制端DIR、两个计数器的两个接地端GND、可编程计数/定时器的接地端、分频器的接地端GND、置零端R0和空脚端Nt。工作时，在计数/定时器输出端OUT。为高电平时，经运算放大器放大后的频率信号送入计数器m的时钟输入端CLK，进行低四，位计数，其输出端QCC经非门反相后又成为计数器n的时钟输入。这样，两个计数器实现了低八位计数，其结果经缓冲器后，送系统总线。计数器n的输出端反相后又送计数/定时器的时钟输入端CLK1进行高十六位的计数。单片机将上述两个低八位和高十六位频率信息进行处理，并通过其准双向I/O口中的P2.6控制经放大后的输入信号是否可通过与门输出到本预处理器的输出端OUT。输入的频率信号经放大的F的输入端放大到输出到二输入端器与门74SL08的一个输入端，当由计数定时器8253的输出端QUT。给出经晶振和十分频74LS90十分频输入的时钟脉冲。它的输出端与第一个74LS161，这是一个低八位数据采集单元。该单元的主体由二片可预置四位二进制计数器74LS161和八总线收发器74LS245做为缓冲器等构成，由8253控制。它的GATE始终为高电平，方波连续输出。输出OUT。同外部F的输入探测信号经74LS08，即完成了闸门的设置。当OUT0为高电平时，闸门开启，信号输入，系统开始对脉冲计数；当OUT0为低电平时闸门关闭，CPU8031读取计数值，并进行运算及逻辑处理。可预置四位二进制计数器的CLR脚接CPU的P12脚。由CPU对计数器进行状态控制(计数或清零)，使能端ENBT和ENBP均接高电平，CPU的P1.3脚RD经二输入四或门后接74LS245的启动赋能端G，故74LS245的口地址使它的收发方向始终为D→A。整体上看每片161都是16分频器，实际上是由四个二分频器组成，各分频的输出可由其相应的计数输出。所以当闸门关闭，计数器停止计数后，两片74LS161的ABCD端电平即为系统后8位的计数值。16174LS及8253的各触发器的翻转是脉冲信号的正跳变上升沿来完成的。由于74LS161的跳变出现在计数到15时刻，故若将其接到下一个计数器的进钟脚，必有一个计数值的误差，为此每片161的Qcc输出接了一个非门74S04。这样就保证正跳变在计数计到74LS161时出现。8253是一个定时闸门及高十六位数据采集分系统。8253芯片管脚接CPU(8031)口地址的P2.7，A1、A0分别八D三态同相接锁存器74LS373的19、16脚。定时闸门设置选有8253内部计数器0(口地址BFOOH)来产生一个可由软件定时的闸门。时钟输入信号来自外部时钟CLK0，它是一个经74LS90十分频后的800仟赫的周期信号。此时，计数器0的输出是财期性的。整个计数时间间隔中，输出将有一半为高电平，另一半为低电平，即如果计数值为N(由CPU写入)，则输出将是周期为N个输入脉冲周期的方波。设输入脉冲频为f，周期为T，计数值为N，则输出方波脉冲周期T＝N/f。当CPU设置控制字后，输出为高电平，在写完计数值N后，计数器将自动开始输入时钟CLK计数。这时输入OUT将保持高电平，在计数完成一半(即计N/2)后，计数器将改变输出状态，使输出变低电平，直到计数完成(即计数到N)，使8253的OUT0恢复高电平。然后重复整个计数过程。由于写入过程有一段时间使OUT0变高电平，所以在软件处理中，将舍去弃第一个周期而从第二周期开始系统的计数过程。CPU的P0.0～P0.7的读入数据并处理后得到的脉冲数为N，则实际上输入8253的脉冲数应为N+1，所以在软件处理中将据此对计数进行相应的补偿。因为计数变动是由软件触发的，而且可以在计数过程中重新设置计数值，这样就可以在一次计数任务完成，CPU读入数据进行处理的软件重新将计数器的设置为初态(FFFFH)，即可进行下一次计数任务。由于初态相同，CPU对数据的处理方法也可完全重复，这样就减轻了程序负担，也节省了运算时间。对于100兆赫的频率信号，经分频电路两次16分频后，输入计数器8253的频率为100/16×16＝390625赫，小于4兆赫，在8253的可计数速率范围内。故本系统只采用了一个计数器，即计数器1来完成高16位的数据采集任务。8253内部计数器1的CLK1计数脉冲来源于分频电路，74LS161经一个非门7SL04以软件触发选通方式来完成计数任务。计数器输出初始为高电平，计数器停止计数，以后每一次计数都要靠重新设置电平值。这由“软件触发”才能开始重新工作。在软件处理上，先将计数器的高8位和低8位都置满(FFH)，计数完成后，CPU读入所剩值，进行运算处理，即可得到脉冲总数。中央主机的工作情况可如下描述主机由CPU8031，扩展只读存贮器2761及八D三态同相锁存器74LS373组成，时钟来源于外部振荡电路由XTAL2输入，8253的门控输出OUT，接CPU的LNT1，CPU对它的响应可以用中断方式，也可以用查询方式。外部晶振的输出端经一个反相器后与单片机8031的晶振输出端XTAL2相连，同时，+5估电压经一个电阻后也接晶振输出端XTAL2，这样就保证了单片机工作所需的时钟信号。外部晶振的输出端又直接与分频器74LS90的输入端IN相连，分频器的输出端OA直接与可编程计数/定时器8253的时钟输入端CLK0相连，以提供工作时钟。为保证可编程计数/定时器的工作频率，分频器的输入端A和输出端OB连接，置零端R0、空脚端Nt和接地端GND共同接地，电源正端VCC接+5伏电压。外部晶振输出的8MHz的时钟信号，经分频器十分频后为800KHz，正好满足可编程计数/定时器对时钟的要求。输入信号经运算放大器F放大后，其输出端和可编程计数/定时器的门控输出端OUT。经与门后接第一个可预置四位二进制计数器74LS161m的时钟输入端CLK，其输出端QCC经反相器后接第二个可预置四位二进制计数器74LS161n的时钟输入端CLK，完成了低八位的计数，并经缓冲器74LS245将计数结果送系统总线。计数器n的输出端QCC经非门后与可编程计数/定时由8253的另一个时钟输入端CLK1相连，进行高八位的计数工作。单片机的8031的双向数据/地址端P0.0～P0.7作为系统总线同时与扩展存储器2716的数据线O1～O7、锁存器74LS373的1D～8D、缓冲器74LS245可编程定时/计数器8253的数据线D0～D7相连，8031的准双向口P2.0～P2.2分别与2716的A8～A11相连，8253的A0、A1分别与2716的A7、A6相连。以选择工作的计数器。锁存器74LS373的1Q～8Q直接与2716的地址线A7～A0直接相连，提供地址。8031的PSEN连2716的OE，提供数据输出选通信号；8031ALE连373的G端，控制数据锁存状态。8031的WR和RD分别与8253的WR和RD同名相连，以控制8253的读写操作。8253的OUT0又与8031的INT1连接，保证系统即可工作在外部中断方式，又可以查询方式工作，8031的RD和P1.1经与门后接74LS245的正端，控制缓冲器的工作状态。8031的P1.0同时接74LS161m和74LS161n的CLK，提供清零信号，8031的P1.0同运放F的输出端经与门后连输出端。由8031、2716和74LS373构成的中央处理单元CPU对所述的十六位数据进行数学运算，逻辑处理，及控制频率信号的通断。本实用新型的原理框图如图1如示，由三大部分组成定时闸门频率选通电路、分频及低八位主地数器和高十六位计数器依次相连，并与中央主机分别相连。总体电路如图2所示，虚线所围是这三部分。功能模块硬件及软件由五个部分组成外部时钟(振荡电电路)，闸门设置及高十六位数据采集，分频电路及低八位数据采集，主机，逻辑控制。其中，外部时钟和逻辑控制电路较简单，不作介绍。(一)工作过程简介1.设定时闸门频率选通的开通时间为Δl，频率为f的输入信号经闸门后，在开通时间间隔内的正弦脉冲数fΔt，进入分频器及低八位计数器。采用了最高计数频率为40兆赫的SN74S161或100兆赫的SN74LS197。前者是一个四位二进制计数器，在数制上可与8253数制计数器相统一，便于运算处理，作为低八计数器，采用二进制可以减小误差。采用八态缓冲收发器7411S245来完成对计数值低八位的读取。2.经分频器进行N分频后，送入高十六位计数器8253的脉冲数频率为f/N，则在Δt时间间隔内脉冲总数为fΔt/N。8253是一个可编程计数器/定时器芯片。8253含有三个独立的十六位计数器，每个计数速率可达到2兆赫(即均匀间隔条件下，时间间隔不得小于380纳秒)。所有的工作方式都可以是软件编程。在本发明中有以下功能(1)数据总线缓冲器a.通过编程确定8253的工作方式，给出控制信号；b.向计数器寄存器装入数据；c.读出计数值。(2)读/写逻辑接收来自系统总线的输入，然后产生控制整个器件工作的控制信号，由此信号来允许或禁止读写逻辑的工作。(3)控制寄存器它把从数据总线缓冲器接收的控制信号寄存起来。寄存的信息控制字控制了每个计数器的操作方式，数制选择，并控制每个计数寄存器的写入操作。(4)计数器0，1，2每个计数器都是由一个16位预置数的递减计数器构成，数制可为二进制，也可为十进制。它的输入功能和输出是通过存在于控制字寄存器中的方式选择字控制的，每个计数器工作方式配置和计数方式是独立的8253的每个计数器预置或要求方式的数值确定。此控制字规定了工作方式，装入程序，选择计数数制(二或十)。8253一旦完成编程后，就准备完成规定的任务。在本实用新型中采用方波速率发生器进行闸门设置，软件能以选通方式进行计数。闸门关闭时，计数器停止计数，CPU读入计数值。CPU对所获数据进行运算、处理和示显，得到频率信息，并根据具体需要进行相应的开关选通闸门的程序控制等功能，采用8031芯片，其性能及使用方法一般手册均有介绍。本实用新型通过设置一组频率响应闸门做为频率通道选择器。每一个闸门是一个极窄的窄带滤波器，不同频率信号各行其道，以完成测距或测速的光电探测系统部的输出的正弦波差频信号的脉冲计数的任务。图1—频率信号预处理器框图图2—频率信号预处理器的总体电路实施例对一个光电探测系统输出的频率信号进行处理的结果表明1.目标的1米/秒速度造成的CO2激光的多普勒频率为200仟赫，就是对测量精度要求到米数量级的频率采集。绝对误差的允许量为200仟赫。这套频率信息预处理器的测频精度主要由闸门设定宽度决定。只要闸门设置合适，完全可能达到以上的测量精度。此精度要求闸门时间设置为T＝(1/Δf)×0.01(ms)表1给出测带精度要求的测频精度所定义的闸门时间。表1测速精度要求的测频精度所定义的闸门时间2.在作频率信号的成象处理时，将扫描器在T时间间隔内的扫描空间对应于显在示器上的一个象素，这个象素的明暗或色彩就对应着此时间所探测到的该空间的频率信息。本实施例设定的扫描方式为光栅式扫描，为多棱镜和平面摆镜的组合扫描。当显示器的分辩率128×60个象素，则全屏象素Np＝7680个。若闸门时间设定为0.01毫秒的采集系统，每秒可采的数据量为N0＝0.5/T＝5×104个/秒成象帧数为n＝N0/Np，＝7(帧/秒)表2给出本实用新型在不同闸门时间，成象分辨率(象素)下，可达到的成象帧频。表2成象帧频和象素的关系</tables>对运动速度不高或成象速度要求不高的系统(如探测地面慢速度运动目标)，可适当加宽闸门，这样不仅可以提高精度，减轻软件负担，且可提高成象效果。证实了本实用新型通过脉冲计数的方法对频信息进行数据采集和处理。显示出该频率信息。预处理器系统在测距或测速的光电探测系统的输出频率信号的预处理及频率跟踪领域中可喜的应用前景。图2所示的频率信号预处理器总体电路中的元件尚有多种选择如74LS90、8031、8253、2716、74LS373、74LS161等还可用其他性能相近的型号来代替，而不变其总体性能。权利要求1.一种频信号预处理器，其特征在于由单片机、扩展只读存储器、八D三态同相锁存器、可编程计数/定时器、外部晶振、分频器、缓冲器、两个计数器、运算放大器及一些基本逻辑元件和电阻电容构成；所述的单片机双向地址/数据端作为系统的总线，同时与扩展只读存储器的数据总线、可编程计数/定时器数据总线、八D三态同相锁存器的输入端及缓冲器的输出端相连、锁存器的输出端直接与扩展只读存储器的地址总线相连；单片第二组准双向输入输出端低三位接扩展存储器的高三位地址线，可编程计数/定时器的计数器选择端高低两个口分别接扩展存储器第七和第八位地址线上；外部晶振的输出端一路经非门后接单片机的内部晶振输出端，另一路直接与分频器提地钟输入端相连，分频器的输出端接可编程计数/定时器的时钟输入端。分频器的参考电源正端接+5伏偏压，分频器的接地端、置零端和空脚端同时接地，分频器的另一对输入端和输出端连在一起；可编程计数/定时器的读、写信号端与单片机的读、写信号端分别同名相连，可编程计数/定时器的输出端一路接单片机的外部中断1输入端，另一路和经运算放大器放大的输入信号经与门后接第一个计数器(m)的时钟输入端，可编程计数/定时器的片端与单片机第二组准双向输入/输出端P2.6相连，可编程计数/定时器的参考电源正端和三个门控信号输入端同时接+5伏偏压，参考电压负端接地；第一个计数器(m)的输出端经非门后，接第二个计数器(n)的时钟输入端，而其输出端经非门后接可编程计数/定时器的另一个时钟输入端1，所述两个计数的清零端同时与单片机第一组准双向输入/输出端的P1.0相连，而两者的参考电源正端，和赋能端均接+5伏偏压，参考电源负端接地，两个计数器分别记录的8位二进制数据通过各位的引线顺序地同缓冲器的输入端相连；缓冲器的参考电源正端接+5伏偏压，参考电源负端和定向控制端同时接地，单片机准双向输入/输出端中P1.1和写信号端经或门后接缓冲器的启动赋能端；单片机的地址锁存允许端接锁存器的赋能端相连，锁存器的参考电源正端接+5伏偏压，锁存器的参考电源负端和片选端同时接地；单片机的外部选样读选通端同扩展存储器的数据输出选通端相连，参考电源正端和偏程电源正端同接+5伏偏压，参考电源负端和电选端均接地；单片机的内部晶振输出端经一电阻后接+5伏偏压，复位端经一电容后接+5伏电压，复位端经一电阻和按纽开关后同参考电源负端接地；单片机的准双向输入/输出端和运算放大器的输出端经与门后送到输出端。专利摘要本实用新型涉及一种频率信号预处理器，主要用于光电探测系统输出频率信号的预处理，它由定时选通闸门，分频及低八位计数器、高十六位计数器和中央处理单元CPU构成。用于对输入的频率信号进行采集、消噪等。其结构简单、体积小、成本低，而且频率信息处理精度高。文档编号H03H9/64GK2266228SQ96216508公开日1997年10月29日申请日期1996年6月24日优先权日1996年6月24日发明者戴永江,郭建恒申请人:哈尔滨工业大学