一种相位精确可调的四路正交信号发生器的制造方法

文档序号:9648753阅读:1018来源:国知局
一种相位精确可调的四路正交信号发生器的制造方法
【技术领域】
[0001] 本发明属于CMOS集成电路设计技术领域,具体设及一种相位精确可调的四路正 交信号发生器。
【背景技术】
[0002] 随着CMOS集成电路制造技术的不断进步,由于其成本低廉同时兼容数字电路,用 CMOS工艺集成的射频电路不断出现。
[0003] 无线通信是当前发展最快的技术之一。近十年来,随着个人通信系统及数字电视、 广播得到了迅猛的发展,人们对射频前端收发机的研究进入白热化的状态。目前国内外提 出了许多射频前端收发机结构,如超外差式收发机、零中频收发机、低中频收发机、超宽带 接收机等。在镜像抑制接收机和零中频接受机射频前端,需要两路正交的信号(一路为I 路信号,一路为Q路信号,两路信号的相位差为90° )与来自低噪声放大器的射频信号在混 频器进行混频,正交通道内的两路信号要是幅度和相位不匹配,混频后的信号最终经基带 处理后会引起误码率的上升。 阳004] 集成的正交调制解调器是射频SoC(Systemonachip)的重要组成部分,它需要 正交信号发生器为其提供良好的正交差分本振信号,正交信号的发生器性能好坏直接影响 射频SoC的性能。 阳0化]集成的正交信号发生器常用的方法有RC-CR移相法,RC-CR移相网络通过将输入 信号分别移相±45°来实现正交。胡一明等在标题为用于正交发生器RC多相网络特性研 究(雷达学报,2013, 2(4) :476-480.)的文献中设计的在S波段应用正交发生器,I/Q幅 度不平衡度0. 1地,相位不平衡度达到了 0.r,但是该方法不能进行相位调节,RC-CR网 络复杂,并且一旦集成后,就不能再进行相位误差补偿;该方法中采用的电容和电阻不宜太 大,否则集成电路也难W在片集成。另外一种常用方法采用正交压控振荡器交叉禪合连接 的方法,如LuQumg-TingandHsiehHsieh-Hung在标题为Alow-powerqua化atureVCO anditsapplicationtoa0.6-V2.4-GHzPLL(IEEETransactionsonCircuitsand Systems, 2010, 57(4) :793-802.)的文献中设计了一个低功耗的正交差分输出的QVCO,应 用于2. 4GHz的锁相环,降低了功耗并改善了其噪声系数,但是其I/Q相位不平衡度2. 21°, 并且也不可调。
[0006] 很多文献提出了采用数字正交信号发生器来产生正交信号,但是信号差生的相位 误差不可调节和补偿。更为亟需解决的问题在于,即使集成电路器件内部具有产生正交信 号的能力,由于集成电路生产工艺技术的限制,工艺往往会出现偏差,正交信号的相位差在 前期仿真是精确的90°,但忍片加工W后,相位差往往偏离90°。因此现在非常需要一种 集成的并且能精确调整的结构电路来弥补集成电路工艺造成的正交信号产生后出现的相 位偏差。

【发明内容】

[0007] 针对现有技术所存在的上述技术问题,本发明提供了一种相位精确可调的四路 正交信号发生器,其通过控制尾电流源的导通产生可编程的电流,该电流转变成偏置电 压叠加在时钟信号上来调节四路信号的相位差,使其相位精确互差90°,误差精度可达 ±0.r,并且还能实现四路信号的调相范围达到±0.r? (2"-1)。
[0008] 一种相位精确可调的四路正交信号发生器,包括:
[0009] 相位精确调节器,其根据外部输入的n位电平信号通过选通内部尾电流源的方式 产生两路偏置电压,n为大于1的自然数;
[0010] 二分频器,其将两路偏置电压通过电阻分别叠加在两路相位互差180°的时钟信 号上且作为差分时钟信号输入,进而通过分频生成四路相位依次相差90°的正交信号。
[0011] 所述的相位精确调节器包括:
[0012] 可编程电流输出单元,其通过输入的n位电平信号来选通尾电流源,从而输出可 编程的电流;
[0013] 电流-电压转换单元,其将可编程的电流转换成两路偏置电压。
[0014] 所述的可编程电流输出单元包括六个PMOS管Pl~P6、S个NMOS管Nl~N3和n 个尾电流源模块;其中,PMOS管Pl的源极与PMOS管P2的源极、PMOS管P3的源极、PMOS管 P4的源极W及PMOS管P5的源极共连并接电源电压,PMOS管Pl的漏极与PMOS管Pl的栅 极、PMOS管P2的栅极W及NMOS管N2的漏极相连,PMOS管P2的漏极与n个尾电流源模块 的左支路电流输出端SINK_A共连并作为可编程电流输出单元的电流输出端I0UT,PMOS管 P3的漏极作为可编程电流输出单元的偏置电流输出端IBAIS_0UT,PMOS管P4的漏极与n个 尾电流源模块的右支路电流输出端SINK_B共连并作为可编程电流输出单元的电流输出端 I0UTB,PMOS管P5的漏极与NMOS管N3的漏极和NMOS管N3的栅极相连并作为可编程电流 输出单元的偏置电压输出端化ef,PMOS管P6的源极接收外部提供的偏置电流,PMOS管P6 的栅极接收外部提供的使能信号,PMOS管P6的漏极与NMOS管Nl的漏极、NMOS管Nl的栅 极、NMOS管N2的栅极W及n个尾电流源模块的偏压控制端BIAS相连,NMOS管Nl的源极 与NMOS管N2的源极和NMOS管N3的源极相连并接地;第i个尾电流源模块的左支路选通 控制端SEL_A接收第i位电平信号,第i个尾电流源模块的右支路选通控制端SEL_B接收 第i位电平信号的反相信号,第i个尾电流源模块由21 1个尾电流源并联组成,i为自然数 且1《i《n。
[0015] 所述的尾电流源由S个NMOS管Ml~M3组成;其中,NMOS管Ml的漏极为尾电流 源的左支路电流输出端SINK_A,NMOS管Ml的栅极为尾电流源的左支路选通控制端SEL_A, NMOS管Ml的源极与NMOS管M2的源极和NMOS管M3的漏极相连,NMOS管M2的漏极为尾电 流源的右支路电流输出端SINK_B,NMOS管M2的栅极为尾电流源的右支路选通控制端SEL_ B,NMOS管M3的栅极为尾电流源的偏压控制端BIAS,NMOS管M3的源极接地。
[0016] 所述的电流-电压转换单元包括差分放大器W及两个电阻R2和R3,差分放大器包 括十个PMOS管P7~P16、十S个NMOS管M~N16和两个电阻R4和R5 ;其中,PMOS管P7 的源极与PMOS管P8的源极、PMOS管P9的源极、PMOS管PlO的源极、PMOS管Pll的源极W 及PMOS管P12的源极共连并接电源电压,PMOS管P7的漏极与电阻R4的一端、NMOS管N7 的漏极、NMOS管N8的栅极W及电阻R2的一端相连并产生一路偏置电压,电阻R4的另一端 与电阻R5的一端和PMOS管P14的栅极相连并形成共模反馈,PMOS管P7的栅极与PMOS管 P8的栅极、PMOS管P8的漏极W及NMOS管N15的漏极相连,NMOS管N15的栅极与电阻R3的 一端和可编程电流输出单元的电流输出端IOUTB相连,NMOS管N15的源极与NMOS管N16的 源极和NMOS管NlO的漏极相连,NMOS管N16的栅极与电阻R2的另一端和可编程电流输出 单元的电流输出端IOUT相连,NMOS管N16的漏极与PMOS管P9的漏极、PMOS管P9的栅极 W及PMOS管PlO的栅极相连,PMOS管PlO的漏极与电阻R5的另一端、NMOS管N12的漏极、 NMOS管N13的栅极W及电阻R3的另一端相连并产生另一路偏置电压,PMOS管Pll的漏极 与PMOS管Pll的栅极、PMOS管P12的栅极W及NMOS管N14的漏极相连,PMOS管P12的漏 极与PMOS管P13的源极和PMOS管P14的源极相连,PMOS管P13的栅极与可编程电流输出 单元的偏置电压输出端化ef相连,PMOS管P13的漏极与PMOS管P15的源极和PMOS管P15 的栅极相连,PMOS管P14的漏极与PMOS管P16的源极和PMOS管P16的栅极相连,NMOS管 M的漏极与可编程电流输出单元的偏置电流输出端IBAIS_0UT相连,NMOS管M的栅极接 收外部提供的使能信号,NMOS管M的源极与NMOS管N5的漏极、NMOS管N5的栅极、NMOS 管N9的漏极、NMOS管NlO的栅极W及NMOS管N14的栅极相连,NMOS管N7的栅极与NMOS 管N6的漏极相连,NMOS管N6的栅极接收外部提供的使能信号,NMOS管N9的栅极接收外部 提供的使能信号,NMOS管N12的栅极与NMOS管Nll的漏极相连,NMOS管Nll的栅极接收 外部提供的使能信号,NMOS管N5的源极与NMOS管N6的源极、NMOS管N7的源极、NMOS管 N8的源极、NMOS管N8的漏极、NMOS管N9的源极、NMOS管NlO的源极、NMOS管Nll的源极、 NMOS管N12的源极、NMOS管N13的源极、NMOS管N13的漏极、NMOS管N14的源极、PMOS管 P15的漏极W及PMOS管P16的漏极共连并接地。
[0017] 所述的二分频器包括两个D触发器Dl和D2W及两个电阻RO和Rl;其中,D触发 器Dl的正相时钟端Ok与电阻RO的一端、可编程电流输出单元的电流输出端IOUTBW及 D触发器D2的反相时钟端SS厢连,电阻RO的另一端接收相位精确调节器提供的一路偏置 电压,D触发器Dl的反相时钟端巧£与电阻Rl的一端、可编程电流输出单元的电流输出端 IOUTW及D触发器D2的正相时钟端Ok相连,电阻Rl的另一端接收相位精确调节器提供 的另一路偏置电压,D触发器Dl的D输入端与D触发器D2的巧输出端相连并输出一路正交 信号X,D触发器Dl的技输入端与D触发器D2的Q输出端相连并输出一路正交信号XB且 正交信号XB与正交信号X相位互补,D触发器Dl的Q输出端与D触发器D2的!)输入端相
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1