连并输出一路正交信号Y，D触发器Dl的Q输出端与D触发器D2的D输入端相连并输出一 路正交信号YB且正交信号YB与正交信号Y相位互补，正交信号X与正交信号Y相位互差 90°，正交信号XB与正交信号YB相位互差90。。
[0018] 本发明发生器的结构由相位精确调节器和二分频器构成。相位精确调节器通过 选通信号控制尾电流源的导通，产生可编程的电流，该电流通过运算放大器转变成偏置电 压叠加在时钟信号上，从而来精确调节信号的相位变换；二分频器是由两个差分D触发器 级联构成，且每一级的触发器是采用基于CMOS源级禪合逻辑结构的主从触发器结构，用 于产生四路正交信号。相位精确调节器的信号输入为偏置电流源输入端和一组具有n位 <n-l: 0〉电平信号的选通端，输出是两路偏置电压。
[0019] 本发明发生器不但可W产生四路正交信号，关键是本发明通过控制尾电流源的导 通产生可编程的电流，该电流转变成偏置电压叠加在时钟信号上来调节四路信号的相位 差，使其相位精确互差90°，误差精度可达±o.r，并且还能实现四路信号的调相范围达 到±o.r*(2"-1)。同时本发明的电路结构原理明了清晰，所采用各个单元都易于集成电 路实现。
【附图说明】
[0020] 图1为本发明正交信号发生器的结构示意图。
[0021] 图2为本发明相位精确调节器的结构示意图。
[0022] 图3为本发明相位精确调节器中可编程电流输出单元的结构示意图。
[0023] 图4为本发明相位精确调节器中尾电流源的结构示意图。
[0024] 图5为本发明相位精确调节器中所采用的双端输入双端输出的差分放大器的结 构不意图。
[00巧]图6为本发明基于CMOS工艺相位精确可调的四路正交信号发生器的仿真时序图。【具体实施方式】
[0026] 为了更为具体地描述本发明，下面结合附图及【具体实施方式】对本发明的技术方案 进行详细说明。
[0027] 如图1所示，本发明正交信号发生器由相位精确调节器（dac)和二分频器构成。第 一级D触发器的数据输入端值、巧）分别和第二级触发器的数据输出端怕、弓）相连，而第 二级触发器的数据输入端值、D)又分别和第一级触发器的数据输出端怕、受）相连。每 一级触发器的数据输出端的信号彼此相差180°，因而输出的四路信号分别为X、Y、XB、YB, 且各端输出信号的相位依次相差0°、90°、180°和270°，从而实现具有正交相位的四路 输出。每一级D触发器采用基于CMOS源级禪合逻辑结构的主从触发器结构。
[0028] 本发明相位精确调节器是通过选通信号控制尾电流源的导通，产生可编程的电 流，该电流通过电流转变成电压单元转变成偏置电压叠加在时钟信号上，从而精确调节四 路输出信号的相位差。相位精确调节器的信号输入端是偏置电流输入端IBIAS和一组具 有n位电平信号的选通端（SET_PHASE<n-l:0>);相位精确调节器的两路信号输出端（即产 生两路偏置电压OUTl及0UT2)分别通过电阻RO和Rl叠加在两路相差180°的时钟信号 (INP、INN)上，作为二分频器的差分时钟信号输入。
[0029] 由于集成电路生产工艺技术的限制，产生的正交信号的相位往往存在偏差，不再 是精确的互差90°。此时，通过对输入的n位电平信号的选通控制可编程电流单元，来产生 可编程的电流，该电流通过电流转变成电压单元产生偏置电压，产生的偏置电压叠加在时 钟信号上来精确调节和补偿四路输出信号的相位差。
[0030] 如图2所示，本发明相位精确调节器由可编程电流输出单元（idac)和电流-电 压转换单元构成。可编程电流输出单元通过输入的n位电平信号来选通尾电流源，输出可 编程的电流。电流转换成电压单元主要是由双端输入双端输出的差分放大器（A巧和电阻 (R2和R3)构成，其将可编程电流输出单元（idac)产生的两路电流输出转换为两路偏置电 压（0UTU0UT2)。
[0031] 如图3所示，本发明可编程电流输出单元（idac)包括六个PMOS管Pl~P6、S个 NMOS管NI~N3和n个尾电流源模块；其中，PMOS管Pl的源极与PMOS管P2的源极、PMOS管P3的源极、PMOS管P4的源极W及PMOS管P5的源极共连并接电源电压，PMOS管Pl的 漏极与PMOS管Pl的栅极、PMOS管P2的栅极W及NMOS管N2的漏极相连，PMOS管P2的漏 极与n个尾电流源模块的左支路电流输出端SINK_A共连并作为可编程电流输出单元的电 流输出端I〇UT，PMOS管P3的漏极作为可编程电流输出单元的偏置电流输出端IBAIS_0UT， PMOS管P4的漏极与n个尾电流源模块的右支路电流输出端SINK_B共连并作为可编程电流 输出单元的电流输出端I0UTB，PMOS管P5的漏极与NMOS管N3的漏极和NMOS管N3的栅极 相连并作为可编程电流输出单元的偏置电压输出端化ef，PMOS管P6的源极接收外部提供 的偏置电流，PMOS管P6的栅极接收外部提供的使能信号，PMOS管P6的漏极与NMOS管Nl 的漏极、NMOS管Nl的栅极、NMOS管N2的栅极W及n个尾电流源模块的偏压控制端BIAS相 连，NMOS管Nl的源极与NMOS管N2的源极和NMOS管N3的源极相连并接地；第i个尾电流 源模块的左支路选通控制端SEL_A接收第i位电平信号，第i个尾电流源模块的右支路选 通控制端SEL_B接收第i位电平信号的反相信号，第i个尾电流源模块由21 1个尾电流源 并联组成，i为自然数且1《i《n。
[0032] 本发明可编程电流输出单元（idac)通过外部输入的n位电平信号来选通尾电流 源（idac_unit)，第一位SET_PHASE<0>在其内部通过反相器产生两路选通信号Set_i<0> 和Set_ib<0>来选通一个尾电流源（idac_unit<0>)的左右支路，第二位沈T_PHA沈<1〉在 其内部通过反相器产生两路选通信号Set_i<l>和Set_ib<l〉来选通两个并联的尾电流源 (idac_unit<l:0>)的左右支路，W此类推，第n位SET_PHASE<n-l>选通2。1个并联的尾电 流源（idac_unit<n-l:0>)的左右支路。尾电流源的左支路导通，右支路就关断；右支路导 通，左支路就关断。设定镜像电流源P2管的电流为Ip2,镜像电流源P4管的电流为Ip4,IP2 =Ip4,每个尾电流源左右支路导通的电流都为I，当输入的n位电平信号最高位为I，其余位 都为0(或者最高位为0,其余位都为1)时，运时流过IOUT与IOUTB支路的电流差最小为一 个尾电流源的电流值I，IOUT与IOUTB分别经过电流转换成电压单元转换成电压，运时运两 路的电压差也最小，该最小的电压差来调节和补偿四路输出信号的相位决定了电路的调节 精度。当输入的n位电平信号全为1(或者全为0)时，运时流过IOUT与IOUTB支路的电流 差最大，为（2"-l)*I，I0UT与IOUTB分别经过电流转换成电压单元转换成电压，运时运两路 的电压差最大，该最大的电压差来调节和补偿四路输出信号的相位决定了电路的最终调节 范围。当IOUT的值增大时，IOUTB值就减少，但是两者的和始终是定值（Ip2+Ip4)-(2"-l)*I。 当n选定时，尾电流源左右支路导通电流精度越高（即I越小），输出可编程的电流步进就 越小，产生的偏置电压步进就越小，调节的相位差步进就越小，即精度也就越高。当尾电流 源左右支路导通电流I为定值时，电平信号的选通位数n越大，输出可编程的电流范围就越 大，产生的偏置电压范围就越大，调节的相位差范围就越大。
[0033] 如图4所示，尾电流源由S个NMOS管Ml~M3组成；其中，NMOS管Ml的漏极为 尾电流源的左支路电流输出端SINK_A，NMOS管Ml的栅极为尾电流源的左支路选通控制端 SEL_A，NMOS管Ml的源极与NMOS管M2的源极和NMOS管M3的漏极相连，NMOS管M2的漏极 为尾电流源的右支路电流输出端SINK_B，NMOS管M2的栅极为尾电流源的右支路选通控制 端SEL_B，NMOS管M3的栅极为尾电流源的偏压控制端BIAS,NMOS管M3的源极接地。
[0034] 如图5所示，本发明电流-电压转换单元包括差分放大器W及两个电阻R2和R3， 差分放大器包括十个PMOS管P7~P16、十S个NMOS管M~N16和两个电阻R4和R5 ;其 中，PMOS管P7的源极与PMOS管P8的源极、PMOS管P9的源极、PMOS管PlO的源极、PMOS 管Pll的源极W及PMOS管P12的源极共连并接电源电压，PMOS管P7的漏极与电阻R4的 一端、NMOS管N7的漏极、NMOS管N8的栅极W及电阻R2的一端相连并产生一路偏置电压， 电阻R4的另一端与电阻R5的一端和PMOS管P14的栅极相连并形成共模反馈，PMOS管P7 的栅极与PMOS管P8的栅极、PMOS管P8的漏极W及NMOS管N15的漏极相连，NMOS管N15 的栅极与电阻R3的一端和可编程电流输出单元的电流输出端IOUTB相连，NMOS管N15的 源极与NMOS管N16的源极和NMOS管NlO的漏极相连，NMOS管N16的栅极与电阻R2的另 一端和可编程电流输出单元的电流输出端IOUT相连，NMOS管N16的漏极与PMOS管P9的 漏极、PMOS管P9的栅极W及PMOS管PlO的栅极相连，PMOS管PlO的漏极与电阻R5的另一 端、NMOS管N12的漏极、NMOS管N13的栅极W及电阻R3的另一端相连并产生另一路偏置电 压，PMOS管Pll的漏极与PMOS管Pll的栅极、PMOS管P12的栅极W及NMOS管N14的漏极 相连，PMOS管P12的漏极与PMOS管P1