增强的二阶噪声整形分路和动态元件匹配技术的制作方法
【专利说明】増强的二阶噪声整形分路和动态元件匹配技术
[0001]相关申请的交叉引用
[0002]本申请请求于2012年11月30日提交的美国临时申请序列号61/731970的优先权的权益，其全部内容通过引用并入本文。
[0003]【背景技术】的描述
[0004]本申请的主题涉及西格玛-代尔塔(Σ Δ)噪声整形类型的混合信号转换器，更具体地，涉及采用均匀加权元件的混合信号数模转换器(DAC)。
[0005]多位Σ-Λ数模转换器广泛用于在独立的数模转换中重建高精度的模拟信号，或者作为模数转换电路的一部分。均匀模拟元件的失配(如电路缺陷引起)在这种类型的DAC中引入谐波畸变，严重降低转换器的性能。动态元件匹配(DEM)技术已用于通过频谱平坦化或者更好地将谐波畸变转换成高通噪声而改进转换器信噪比，这超出了信号的带宽。其结果是，转换器的信噪比(SNR)和总谐波失真(THD)也大大提高。
[0006]然而，现有的数模转换方法仍然受到二阶DEM，其不能整形高阶噪声，因此需要较高的过采样率(OSR)，并且不能够有效地处理低电平信号。此外，现有的2阶DEM逻辑占用大量的空间，并且不操作三电平单位元件。
[0007]因此，本发明人已经确定了本领域需要增加高阶DEM的有效性，其可以即使在低信号电平实现更高阶噪声，其是区域有效的以及其能够操作三电平单位元件。
【附图说明】
[0008]因此，可以理解，本发明的特征，多个附图的说明如下。但应注意，所附附图仅示出本发明的特定实施例，并且因此不应被视为限制其范围，因为本发明可包括其它同等有效的实施例。
[0009]图1A-1C示出常规的多位噪声整形过采样ADC和能在DAC中使用的不同单位元件。
[0010]图2示出通用的二阶DEM逻辑。
[0011]图3示出根据本公开的示例性实施例可应用于应用的示例性分路电路的方块图。
[0012]图4示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性DEM DAC电路的结构。
[0013]图5和6示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性分路电路。
[0014]图7示出由图5和6中所示的分路电路所处理的输入信号的树图。图。
[0015]图8示出根据本公开的示例性实施例可应用的多层DEM DAC电路的架构。
[0016]图9示出根据本发明实施例对输入信号执行噪声整形分路的方法。
【具体实施方式】
[0017]本发明实施例包括方法和电路以使用多层执行数字输入信号的噪声状分路。在使用两层的实施例中，在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到所述多个支路。输入信号经分析以确定是否有足够的数据活动。如果存在不足的数据活动，动态增强可被执行以增加数据活动。第一层中多条支路的的输出信号可以被提供给第二层，其中，这些步骤可以在每个输出信号上重复。第二层的输出可被提供给多个三级单位元件。根据每一个输出的输出值，多个三电平单位元件可以正选择、负选择或不选择。
[0018]常规的多位噪声整形过采样模数转换器100示于图1A。该ADC 100可包括加法器105、环路滤波器110、量化器120、动态元件匹配(DEM)逻辑块130和反馈DAC 140。反馈DAC 140可以包括多个单位元件144.1-144.N和加法器146。该ADC 100可以接收模拟输入信号y(t)并生成N值数字输出y[n]，输入信号y(t)的数字表示。该输入信号y(t)可比较于DAC 140通过加法器105的输出ya(t)。从加法器105的输出信号可以由环路滤波器110进行滤波，其可以对来自加法器105的信号输出有效地进行集成。环路滤波器110的输出可以被馈送到量化器120，所述量化器120提供N值数字输出y[n]。
[0019]DEM逻辑块130可以将N值数字输出y [η]映射成N I位序列，标为Ysi [n]-ySN[n]。DEM逻辑块130的输出可被路由到单位元件144.1-144.N。每个单位元件144.1-144.N可以将从DEM逻辑块130接收的信号转换成模拟信号，以及每个单位元件144.1-144.N的输出可经由加法器146被求和以产生输出信号ya⑴。
[0020]该ADC 100包括DEM逻辑块130，以线性化元件到元件不匹配。DEM逻辑块130对元件144.1-144.N失配误差施加高通功能，从而产生非常小的频带内失配噪声，以免降低转换器的SNR。到目前为止，已经有许多出版物以文字呈现实现具有二电平单位元件的DEM的不同方式。
[0021]ADC设计中的主要噪声贡献者之一是反馈DAC 140。减少来自DAC 140的热噪声贡献将大大提高ADC 100的信噪比(SNR)。在单独的DAC应用中，三电平单位元件多位结构用于减少该元件的热噪声贡献，从而提高DAC的总SNR。
[0022]图1B和IC示出常规的两电平和三电平单位元件。如图1B所示，两电平单位元件仅产生2个模拟量“+I”和“-1”。然而，如图1C所示，三电平元件可产生“1”，“O”和“-1”。I位字是足以代表两电平数据，而2-位字被需要代表三电平数据。解码值“p”、“n”和“z”分别代表它们可被用于三电平元件的正、负和零的数字输入。如图1C所示，使用数字“O”输入，三电平电流源没有连接到输出。因此，当使用数字“O”输入时，三电平电流源没有向输出贡献噪声。与此相反，使用两电平单位元件，电流源的噪声总是存在在输出中。在ADC设计中使用三电平单位元件DAC将极大地提高ADC的SNR。其它优点包括降低在连续时间积分器的电容的大小，以及由于较高输入ADC阻抗的轻松驱动强度要求。
[0023]已对三电平单位元件提出DEM技术。这些技术实现一阶DEM，对元件失配误差执行一阶高通功能。对于有效的任何一阶DEM技术，过采样率(OSR)、调制器的采样率和奈奎斯特速率之间的比率必须是足够高的(例如，至少64倍)。否则，整形的失配误差可开始降低转换器的SNR。然而，操作具有高时钟速率的调制器由于多个原因是不理想的，诸如较高的功耗，数字抽取滤波器上的更高工作时钟频率，以及对调制器中模拟组件的更严格要求，诸如运算放大器或比较器。因此，理想的是操作具有低级OSR的调制器，以避免这些缺点。使用较低的0SR，应使用高阶数字高程模型，因为在低0SR，一阶DEM变得无效使用。因此，需要一种操作三电平单位元件的二阶DEM逻辑，这并不需要很高的0SR。
[0024]图2示出通用二阶DEM逻辑200。二阶DEM逻辑200可以包括矢量量化器210和过滤器220。量化器210可包括元件选择器212和分类器214。量化器210接收数字输入并提供矢量，其为单位元件提供信号(例如，三电平单位元件的_1，0或I)。缺点之一在于量化器210占用大量的硅区域，由于与分类器214的排序算法相关联的复杂性。美国专利5684482教导了一种技术，以将N个元件分段为二进制树形状，因此消除了矢量量化器。然而，该方法的问题在于，对于高输入电平，二阶DEM逻辑恢复到I阶DEM，由于与个别调制器相关联的二阶积分器的饱和度。因此，树状结构基本上只产生元件失配误差的一阶高通整形。此外，它不操作三电平单位元件。
[0025]另外，三电平单位元件上的2阶DEM逻辑的现有实施方式不在低输入电平有效。在低输入电平，当仅使用少数单位元件时，DEM具有非常少的选项以校正不匹配。因此，DEM很容易受到元件失配的较差噪声整形。
[0026]因此，在本领域中需要增加较高阶DEM的有效性，从而即使在低信号电平可以实现更高阶噪声整形，其是区域高效的，并且其能够操作三电平单位元件。
[