br>[0051]触发器1，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号；
[0052]其中，所述触发器I为RS触发器I，所述触发器I为第二与非器Nand2和第三与非器Nand3组成。
[0053]反向电路2，输入端连接所述触发器I的输出端，将初始时钟输出信号反向生成时钟输出信号；
[0054]其中，所述反向电路2包括第二反相器A2和第一反相器Al，其中，所述时钟输出信号包括第一时钟输出信号Vout与第二时钟输出信号Vout_b，所述触发器I的输出端与所述第二反相器A2的输入端相连，输出第二时钟输出信号Vout_b，所述第二输时钟输出信号Vout_b连接所述第一反相器Al的输入端，输出第一时钟输出信号Vout。
[0055]反馈控制电路3，输入端连接所述反向电路2的输出端，输出端连接所述触发器I的输入端，根据控制所述触发器I复位端的时钟输入信号，流通所述触发器I与所述反向电路2，以消除所述时钟输出信号中的抖动。
[0056]其中，所述反馈控制电路3包括第一控制开关Vout与第二控制开关Vout_b，所述第一控制开关Vout的一端连接所述第二时钟输入信号，所述第一控制开关Vout的另一端连接所述触发器I的复位端，所述第一控制开关Vout的控制端连接所述第一时钟输出信号Vout ;所述第二控制开关Vout_b的一端连接所述与非门的输出端，所述第二控制开关Vout_b的另一端连接所述触发器I的复位端，所述第二控制开关Vout_b的控制端连接所述第二时钟输出信号Vout_b。
[0057]如图3所示，为本发明实施例中一种数字滤波去抖动装置中延迟单元4Delay_Cell时序图图，
[0058]所述时钟输入信号包括第一时钟输入信号CLK与第二时钟输入信号CLK_DB，其中，所述第一时钟输入信号CLK与所述第二时钟输入信号CLK_DB之间设置有延迟单元4Delay_Cell，且所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号。
[0059]具体地，所述第一时钟输入信号CLK分别连接触发器I的保持端、与非门Nandl的一个输入端，所述第二时钟输入信号CLK_DB连接第三反相器A3的输入端，所述第一反相器Al的输出端连接所述与非门Nandl的另一个输入端，所述与非门Nandl的输出端连接所述反馈控制电路3。
[0060]实施例2:
[0061]所述第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK反向延迟输出的时钟信号，其中第二时钟输入信号CLK_DB与所述第一时钟输入信号CLK之间的毛刺Λ t，所述必须满足Λ t大于零，并且使得第二时钟输入信号CLK_DB为所述第一时钟输入信号CLK的毛刺相互不重叠。
[0062]如图4所示，为本发明实施例中一种数字滤波去抖动装置中输出时序图，
[0063]实施例3:
[0064]当输入第一时钟输入信号CLK为逻辑高电平时，所述延迟单元4Delay_Cell输出第二时钟输入信号CLK_DB为逻辑低电平，所述一时钟输出信号Vout为滤除抖动的输出信号。
[0065]假设所述触发器I初始输出状态为逻辑零，所述第二反相器A2输出为逻辑高电平，所述第一与非门Nandl输出与触发器I输入连接，此时所述第一与非门Nandl为逻辑低电平，从而强制触发器I输出为逻辑高电平，使所述第二反相器A2输出的第二时钟输出信号为逻辑低电平，所述第一反相器Al输出的第一时钟输出信号为逻辑高电平，进而断开所述第一与非门Nandl与所述触发器1TRIGGER的连接，将所述延迟单元4Delay_Cell输出时钟信号CLK_DB与所述触发器1TRIGGER连接，使得触发器I输出维持为逻辑高电平；
[0066]假设所述触发器I初始输出状态为逻辑高电平，此时，所述第一反相器Al输出的第一时钟输出信号Vout为逻辑高电平，使所述延迟单元4Delay_Cell输出时钟CLK_DB连接到触发器I输入端，触发器I输出维持为逻辑高电平，从而实现当所述延迟单元4Delay_Cell输出时钟为逻辑零时，所述第一反相器Al输出的第一时钟输出信号Vout始终为逻辑高电平。
[0067]当输入时钟信号CLK出现抖动或者毛刺时，所述延迟单元4Delay_Cell输出时钟CLK_DB将出现逻辑高电平的毛刺，由于输入时钟CLK此时也为逻辑高电平，使得所述第一反相器Al输出第一时钟输出信号Vout保持毛刺之前的值，依然为逻辑高电平，直到所述第一时钟输入信号CLK翻转为逻辑低电平，所述延迟单元4Delay_Cell输出的第二时钟输入信号时钟CLK_DB翻转为逻辑I时，所述第一反相器Al输出的第一时钟输出信号Vout翻转为逻辑低电平。
[0068]综上所述，本发明中通过以数字时钟信号为输入信号，并通过反向逻辑控制触发器1，将输出的时钟输出信号作为控制信号，导通相应的开关，实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0069]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种数字滤波去抖动的方法，其特征在于，包括: 滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。2.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述毛刺的滤除装置采用触发器。3.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号的步骤，具体包括: 采用反相器处理生成的所述初始时钟输出信号，其中，所述反相器包括第一反相器与第二反相器，所述初始时钟输出信号流通所述第二反相器，生成第二时钟输出信号；所述第二时钟输出信号流通所述第一反相器，生成所述第一时钟输出信号。4.根据权利要求1所述的数字滤波去抖动的方法，其特征在于，所述根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，滤除所述第一时钟输出信号或所述第二时钟输出信号中的抖动的步骤，具体包括: 所述第一时钟输出信号与所述第二时钟输出信号为电平相反的时钟输出信号，所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号； 当所述第一时钟输出信号为高电平时，所述第二时钟输出信号为低电平，导通对应连接开关，连通所述第二时钟输入信号，滤除所述第二时钟输入信号中的抖动； 当所述第二时钟输出信号为高电平时，所述第一时钟输出信号为低电平，导通对应连接开关，与计算所述第一时钟输入信号和所述第二时钟输入信号，以该计算结果为时钟输入信号，滤除该时钟输入信号中的抖动。5.一种数字滤波去抖动的装置，其特征在于，包括 时钟输入信号发生器，用于产生时钟输入信号； 触发器，输入端连接所述时钟输入信号，滤除所述时钟输入信号的毛刺，并生成初始时钟输出信号； 反向电路，输入端连接所述触发器的输出端，将初始时钟输出信号反向生成时钟输出信号; 反馈控制电路，输入端连接所述反向电路的输出端，输出端连接所述触发器的输入端，根据控制所述触发器复位端的时钟输入信号，流通所述触发器与所述反向电路，以消除所述时钟输出信号中的抖动。6.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述触发器为RS触发器。7.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号，其中，所述第一时钟输入信号与所述第二时钟输入信号之间设置有延迟单元，且所述第二时钟输入信号为所述第一时钟输入信号反向延迟输出的时钟信号。8.根据权利要求7所述的数字滤波去抖动的装置，其特征在于，所述第一时钟输入信号分别连接触发器的保持端、与非门的一个输入端，所述第二时钟输入信号连接第三反相器的输入端，所述第三反相器的输出端连接所述与非门的另一个输入端，所述与非门的输出端连接所述反馈控制电路。9.根据权利要求5所述的数字滤波去抖动的装置，其特征在于，所述反向电路包括第一反相器和第二反相器，其中，所述时钟输出信号包括第一时钟输出信号与第二时钟输出信号，所述触发器的输出端与所述第二反相器的输入端相连，输出第二时钟输出信号，所述第二输时钟输出信号连接所述第一反相器的输入端，输出第一时钟输出信号。10.根据权利要求5至9中任意一项所述的数字滤波去抖动的装置，其特征在于，所述反馈控制电路包括第一控制开关与第二控制开关，所述第一控制开关的一端连接所述第二时钟输入信号，所述第一控制开关的另一端连接所述触发器的复位端，所述第一控制开关的控制端连接所述第一时钟输出信号；所述第二控制开关的一端连接所述与非门的输出端，所述第二控制开关的另一端连接所述触发器的复位端，所述第二控制开关的控制端连接所述第二时钟输出信号。
【专利摘要】本发明提供一种数字滤波去抖动的方法及其装置，所述方法包括：滤除时钟输入信号中的毛刺，生成相应初始时钟输出信号，其中，所述时钟输入信号包括第一时钟输入信号与第二时钟输入信号；将所述初始时钟输出信号反向运算，生成第一时钟输出信号与第二时钟输出信号；根据反馈的所述第一时钟输出信号与所述第二时钟输出信号电平高低，导通或断开对应的开关，连通触发器对应的时钟输入信号，滤除所述第一时钟输入信号或/和所述第二时钟输入信号中的抖动。本发明实现时钟输入信号的滤波和去抖动，并且在数字滤波的过程中，还可滤除输入信号产生的毛刺；本装置的结构简单、功耗低，且易于实现，不仅可实现滤波和去抖动，还增加装置的负载能力。
【IPC分类】H03K5/01
【公开号】CN104901656
【申请号】CN201510345646
【发明人】魏娟, 苏晨, 雷郎成, 付晓君, 刘伦才
【申请人】中国电子科技集团公司第二十四研究所
【公开日】2015年9月9日
【申请日】2015年6月19日